采样保持输入输出图形

魍魉12300 · 发表于 2012-12-25 17:06:39

您需要登录才可以下载或查看，没有账号？注册

x

为什么输出图形要发生振荡后才稳定下来，我的运放相位余度有72，这是由什么引起的，求解决！

joemool · 发表于 2012-12-25 17:12:03

亲爱的楼主，您的帖子发错版块了，请发到模拟那边...
另外，以我浅浅的模拟知识来看，overshoot是由瞬态较大的电流对电容充放电引起的。虽然你说你的phase margin有72°，我觉得你可以试着降低电流，或者增大电容，或者加入filter

魍魉12300 · 发表于 2012-12-25 17:36:32

回复 2# joemool

谢谢o !

[求助] 采样保持输入输出图形