ICC在place之后slack为-3.79

Ashanner

同求答案

chip_guy

回复 10# half_honey


    看下timing Path,没准是你的Floorpan不合理。

half_honey

回复 12# chip_guy


   我也怀疑是这个的问题 看了path
file:///D:\QQ\Users\297791269\Image\_D~~@7J3@70NO)2]0H~)8YS.jpg稍稍密的地方如下




        这个就是之前-3.79的那个path
file:///D:\QQ\Users\297791269\Image\_D~~@7J3@70NO)2]0H~)8YS.jpg

seuxiaoj

贴贴timing report，然后分析下！

damonzhao

回复 13# half_honey


   macro间距太搞了吧，要么有端口，然后加大间距，要么干脆不要放stdcell在里面。

half_honey

回复 14# seuxiaoj


Startpoint:

7501/b2v_inst1/pdam_acq/U1_pdam_acq_acci/U_wrapper_dpram_81x1600/inst_bist/st_reg_0_
              (rising edge-triggered flip-flop clocked by clk_124M)
  Endpoint:

7501/b2v_inst1/pdam_acq/U1_pdam_acq_acci/U_wrapper_dpram_81x1600/inst_bist/din_reg_118_
            (rising edge-triggered flip-flop clocked by clk_124M)   
  Path Group: clk_124M
  Path Type: max

  Point                                                   Incr       Path
  --------------------------------------------------------------------------
  clock clk_124M (rise edge)                              0.00       0.00
  clock network delay (ideal)                             1.50       1.50
  7501/b2v_inst1/pdam_acq/U1_pdam_acq_acci/U_wrapper_dpram_81x1600/inst_bist/st_reg_0_/CK

(FFDQRHDLX)
                                                          0.00 #     1.50 r
  7501/b2v_inst1/pdam_acq/U1_pdam_acq_acci/U_wrapper_dpram_81x1600/inst_bist/st_reg_0_/Q

(FFDQRHDLX)
                                                          0.54       2.04 r
  7501/b2v_inst1/pdam_acq/U1_pdam_acq_acci/U_wrapper_dpram_81x1600/inst_bist/U1/Z (BUFHD2X)
                                                          0.38 *     2.42 r
  7501/b2v_inst1/pdam_acq/U1_pdam_acq_acci/U_wrapper_dpram_81x1600/inst_bist/U2/Z (INVHD1X)
                                                          0.41 *     2.83 f
  7501/b2v_inst1/pdam_acq/U1_pdam_acq_acci/U_wrapper_dpram_81x1600/inst_bist/U148/Z

(NAND2HDUX)
                                                          0.53 *     3.36 r
  7501/b2v_inst1/pdam_acq/U1_pdam_acq_acci/U_wrapper_dpram_81x1600/inst_bist/U129/Z

(NOR2HD1X)
                                                          0.26 *     3.62 f
  7501/b2v_inst1/pdam_acq/U1_pdam_acq_acci/U_wrapper_dpram_81x1600/inst_bist/U130/Z

(NOR2B1HDMX)
                                                          0.29 *     3.91 r
  7501/b2v_inst1/pdam_acq/U1_pdam_acq_acci/U_wrapper_dpram_81x1600/inst_bist/U281/Z

(NAND2HDUX)
                                                          0.37 *     4.28 f
  7501/b2v_inst1/pdam_acq/U1_pdam_acq_acci/U_wrapper_dpram_81x1600/inst_bist/U125/Z

(INVCLKHDLX)
                                                           0.37 *     4.28 f
7501/b2v_inst1/pdam_acq/U1_pdam_acq_acci/U_wrapper_dpram_81x1600/inst_bist/U125/Z

(INVCLKHDLX)
                                                          0.32 *     4.60 r
  7501/b2v_inst1/pdam_acq/U1_pdam_acq_acci/U_wrapper_dpram_81x1600/inst_bist/U579/Z

(OAI211HD1X)
                                                          0.21 *     4.81 f
  7501/b2v_inst1/pdam_acq/U1_pdam_acq_acci/U_wrapper_dpram_81x1600/inst_bist/U56/Z (BUFHD5X)
                                                          0.22 *     5.03 f
  7501/b2v_inst1/pdam_acq/U1_pdam_acq_acci/U_wrapper_dpram_81x1600/inst_bist/U267/Z

(AOI21HDUX)
                                                          0.34 *     5.37 r
  7501/b2v_inst1/pdam_acq/U1_pdam_acq_acci/U_wrapper_dpram_81x1600/inst_bist/U266/Z

(OAI211HDLX)
                                                          0.28 *     5.65 f
  7501/b2v_inst1/pdam_acq/U1_pdam_acq_acci/U_wrapper_dpram_81x1600/inst_bist/U721/Z (BUFHD1X)
                                                          0.32 *     5.96 f
  7501/b2v_inst1/pdam_acq/U1_pdam_acq_acci/U_wrapper_dpram_81x1600/inst_bist/U112/Z (BUFHD8X)
                                                          0.34 *     6.30 f
  7501/b2v_inst1/pdam_acq/U1_pdam_acq_acci/U_wrapper_dpram_81x1600/inst_bist/U556/Z

(BUFHD20X)
                                                          0.30 *     6.61 f
  7501/b2v_inst1/pdam_acq/U1_pdam_acq_acci/U_wrapper_dpram_81x1600/inst_bist/U558/Z (INVHDUX)
                                                          3.84 *    10.44 r
  7501/b2v_inst1/pdam_acq/U1_pdam_acq_acci/U_wrapper_dpram_81x1600/inst_bist/U163/Z (BUFHD3X)
                                                          0.93 *    11.37 r
  7501/b2v_inst1/pdam_acq/U1_pdam_acq_acci/U_wrapper_dpram_81x1600/inst_bist/U214/Z (OR2HD2X)
                                                          0.49 *    11.86 r
  7501/b2v_inst1/pdam_acq/U1_pdam_acq_acci/U_wrapper_dpram_81x1600/inst_bist/din_reg_118_/D

(FFDQRHD2X)
                                                          0.01 *    11.87 r
  data arrival time                                                 11.87

  clock clk_124M (rise edge)                              7.00       7.00
  clock network delay (ideal)                             1.50       8.50
  clock reconvergence pessimism                           0.00       8.50
  clock uncertainty                                      -0.30       8.20
  7501/b2v_inst1/pdam_acq/U1_pdam_acq_acci/U_wrapper_dpram_81x1600/inst_bist/din_reg_118_/CK

(FFDQRHD2X)
                                                          0.00       8.20 r
  library setup time                                     -0.12       8.08
  data required time                                                 8.08
  --------------------------------------------------------------------------
  data required time                                                 8.08
  data arrival time                                                -11.87
  --------------------------------------------------------------------------
  slack (VIOLATED)                                                  -3.79

half_honey

回复 15# damonzhao


   我是怕后面会不会需要插buf...所以中间的距离留两排std cell的高度行么？
   如果不留会不会后面就近插不了buf有问题

half_honey

回复 18# zhq415758192


   请问用什么命令能调呢。我也觉得太密 有些地方又很空

damonzhao

回复 17# half_honey


    你得看macro的pin的朝向再决定

half_honey

回复 20# damonzhao


   看走线是么 需要不需要留空间？