在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2175|回复: 1

[求助] 55nm下的LVT cell的比例需要限制吗

[复制链接]
发表于 2012-10-26 15:44:54 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
如题。

如果需要,是为什么? 多大的比例合适?

有个项目(用了LVT,比例40%),工艺是LP。由icc分析得wc corner下漏电13mw。
芯片回来进入iddq测试模式,测得功耗是170mw,这个数据合理吗?  比分析的大了10几倍。。。。
发表于 2012-10-26 18:38:01 | 显示全部楼层
这个问题主要看你的SPICE MODEL准不准, 外加SPICE 覆盖的是几个sigma范围. 其实在做Low power设计的开始就要分析leakage的variation分布情况, 看看最差的Leakage能到多少, 而不是只用固定的Corner来分析. 具体比例用多少取决于你的Power Budget. 芯片样品也要看是什么sigma的样品, 有些是很大. 因素很多 不是一句两句可以说的, 你需要搞清楚数据测量的条件.
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-8 15:23 , Processed in 0.025099 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表