设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › SystemVerilog Verification UVM 1.1 Student & Lab Gui ...
1 ...131415161718192021... 33下一页
返回列表 发新帖
楼主: ALUOp

[资料] SystemVerilog Verification UVM 1.1 Student & Lab Guide 2011.12（可搜寻 PDF）

[复制链接]
发表于 2015-7-29 19:51:14 | 显示全部楼层
eetop.cn_SystemVerilog Verification UVM 1.1.part01
回复 支持 反对

使用道具 举报

发表于 2015-8-8 17:51:17 | 显示全部楼层
非常棒
回复 支持 反对

使用道具 举报

发表于 2015-8-8 17:55:06 | 显示全部楼层
这个资料太好了
回复 支持 反对

使用道具 举报

ovalence
发表于 2015-8-22 14:08:21 | 显示全部楼层
thank you
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

ovalence
发表于 2015-8-22 14:14:32 | 显示全部楼层
thank you again
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

ovalence
发表于 2015-8-24 08:49:01 | 显示全部楼层
thank you
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2015-9-6 16:54:28 | 显示全部楼层
晕，这得耗费多少信元呀
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2015-9-16 07:04:17 | 显示全部楼层
thanks for sharing
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2015-9-24 21:58:51 | 显示全部楼层
谢谢！
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2015-10-14 10:30:28 | 显示全部楼层
非常感谢！
回复 支持 反对

使用道具 举报

下一页 »
1 ...131415161718192021... 33下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-18 18:11 , Processed in 0.017920 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表