在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: ALUOp

[资料] SystemVerilog Verification UVM 1.1 Student & Lab Guide 2011.12(可搜寻 PDF)

[复制链接]
发表于 2015-7-29 19:51:14 | 显示全部楼层
eetop.cn_SystemVerilog Verification UVM 1.1.part01
发表于 2015-8-8 17:51:17 | 显示全部楼层
非常棒
发表于 2015-8-8 17:55:06 | 显示全部楼层
这个资料太好了
发表于 2015-8-22 14:08:21 | 显示全部楼层
thank you
发表于 2015-8-22 14:14:32 | 显示全部楼层
thank you again
发表于 2015-8-24 08:49:01 | 显示全部楼层
thank you
发表于 2015-9-6 16:54:28 | 显示全部楼层
晕,这得耗费多少信元呀
发表于 2015-9-16 07:04:17 | 显示全部楼层
thanks for sharing
发表于 2015-9-24 21:58:51 | 显示全部楼层
谢谢!
发表于 2015-10-14 10:30:28 | 显示全部楼层
非常感谢!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-6 07:34 , Processed in 0.026300 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表