在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: ALUOp

[资料] SystemVerilog Verification UVM 1.1 Student & Lab Guide 2011.12(可搜寻 PDF)

[复制链接]
发表于 2014-12-22 20:18:02 | 显示全部楼层
顶,正需要
发表于 2014-12-28 19:29:16 | 显示全部楼层
不错,多谢了
发表于 2015-1-15 20:50:34 | 显示全部楼层
好东西,感谢分享,
加油学习中
发表于 2015-1-15 20:52:50 | 显示全部楼层
三楼好心
发表于 2015-1-28 23:17:54 | 显示全部楼层
辛苦啦
发表于 2015-4-15 13:58:28 | 显示全部楼层
thx for sharing
发表于 2015-4-15 23:20:37 | 显示全部楼层
thx for sharing
发表于 2015-4-15 23:24:04 | 显示全部楼层
thx for sharing
发表于 2015-4-17 11:20:50 | 显示全部楼层
扫描的,楼主辛苦了!
发表于 2015-4-18 16:51:53 | 显示全部楼层
不错正在学习中
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-6 03:42 , Processed in 0.022121 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表