设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › SystemVerilog Verification UVM 1.1 Student & Lab Gui ...

1 ... 12 13 14 151617 18 19 20 ... 33 / 33 页下一页

发新帖

楼主: ALUOp

[资料] SystemVerilog Verification UVM 1.1 Student & Lab Guide 2011.12（可搜寻 PDF）

发表于 2015-7-3 11:00:35 | 显示全部楼层

感谢分享

回复支持反对

发表于 2015-7-3 11:02:09 | 显示全部楼层

如果有PPT格式的就更好了

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2015-7-3 11:02:59 | 显示全部楼层

感谢分享

回复支持反对

发表于 2015-7-20 00:13:22 | 显示全部楼层

Thnks God. You are good ah!.

回复支持反对

发表于 2015-7-26 23:32:22 | 显示全部楼层

thanks for sharing~`

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2015-7-26 23:33:20 | 显示全部楼层

thanks for sharing~~

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2015-7-27 09:11:35 | 显示全部楼层

谢谢分享！！！！！！！！！！！！！！！

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2015-7-29 17:10:31 | 显示全部楼层

thanks for share

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2015-7-29 19:41:40 | 显示全部楼层

see see

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2015-7-29 19:43:12 | 显示全部楼层

see see

回复支持反对

1 ... 12 13 14 151617 18 19 20 ... 33 / 33 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-6 07:08 , Processed in 0.020460 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表