pipeline型ADC的讨论

tayo134

回复 10# ambrain


   我说的不是非均匀量化，是正常量化的ADC，均匀的。如果你要做一个非均匀量化的ADC，当我没说。在开关电容的pipeline ADC中，在同样的采样速率下，运放带宽的要求是与增益有关系的。所以在很高速的情况下，ADC中STAGE的增益较小的话，比较好做。在低速的情况下，STAGE的增益大的话，要以减小STAGE的数量，减小面积（功耗也可能减小）。

ambrain

回复  ambrain


   我说的不是非均匀量化，是正常量化的ADC，均匀的。如果你要做一个非均匀量化的ADC， ...
tayo134 发表于 2012-9-19 16:40

                               
登录/注册后可看大图

那数字校准肯定要用了吧？？

敏兹

回复  敏兹


1.5 位可以是1位得来的？？？第一次听说。我乘1点几与运放无关，是STAGE需要的精确增益， ...
tayo134 发表于 2012-9-19 12:14

                               
登录/注册后可看大图

1.5位当然可以由1位得来。只不过思路与2位的相反而已。
如果你乘1点几是所需要的精确增益，那我只能认为你并不只是使用了1位的冗余位。就像你所说的8位12级ADC。不过还是不太理解，照理说增益减小是因为补偿各种非理想性，对1.5b来说增益2已经是个有裕量的值了，而你减到1点几，这是你把所有的mismatch都量化后得到的精确值？

1.5位可以简单的看做3除2，但其本质是指的信息量log2(3)。

lonerinuestc

[quote]回复  敏兹


   做一个ADC的模型，如果你可以做一个STAGE的增益为任何值(每个STAGE的值都不一样 ...
ambrain 发表于 2012-9-19 16:02

                               
登录/注册后可看大图

    您别再听他跟您绕，哪有那么神秘。。ADC说白了就是模拟信号通路逐渐以固定增益放大，而数字码通路逐渐以同样增益缩小。之所以喜欢取增益为2、4、8之类的，那是因为数字信号通路的除法完全以code的右移位而代替了。

   个人观点哈

ambrain

您别再听他跟您绕，哪有那么神秘。。ADC说白了就是模拟信号通路逐渐以固定增益放大，而数字码通路 ...
lonerinuestc 发表于 2012-9-19 20:48

                               
登录/注册后可看大图

是啊 这样数字编码最方便啊 也最直观

lishiliang

您别再听他跟您绕，哪有那么神秘。。ADC说白了就是模拟信号通路逐渐以固定增益放大，而数字码通路 ...
lonerinuestc 发表于 2012-9-19 20:48

                               
登录/注册后可看大图

说的对，没那么难理解~~~

其实跟折半查找是一个道理，如果不要增益为2的余量放大器，那么后一级比较器的基准电压就是Vref/4,再后一级就是Vref/8……
因为Vin<Vref，Vin-Vref/2<Vref/2,如果Vin>Vref/2，那么Dn-1=1，Vin-Vref/2再跟Vref/4比较（折半查找，找mid），相当于
(Vin-Vref/2)*2与(Vref/4)*2比较，即(Vin-Vref/2)*2与Vref/2比较，同理Vin-Vref/2-Vref/4与Vref/8比较………………
设计X2的放大器和若干个基准电压，还是一个X2的余量放大器好~~

个人理解~~~请多指教~~~~

lishiliang

二分查找（折半查找）在ADC/DAC中应用的真是很完美啊~~~其他查找算法都没有二分实现的简单高效
如果说可以用其他查找算法的话（如平均查找次数最少的哈希查找算法实现的话，说不定ADC/DAC的设计就会用到哈希查找电路了，呵呵，可惜，哈希查找不能~~~~顺序查找可以，但是效率完全没有二分查找的高~~~设计这些电路的人不能不说他们是真正的天才~~~）

sky_5294

刚接触来学习学习

ningyuan198

赞一个

ChrisTan

1.5 bit 中的0.5是不是一个冗余量啊，也就是说一个3bit的ADC实际上是需要3个1.5bit 的stage而不是2个.