pipeline型ADC的讨论

Wolfsong119 · 发表于 2015-8-7 15:20:00

1.5 bit 中的0.5是不是一个冗余量啊，也就是说一个3bit的ADC实际上是需要3个1.5bit 的stage而不是2个.
ChrisTan 发表于 2015-5-11 05:17

登录/注册后可看大图

我也是初学，我觉得可以这么理解，不过一般最后一级与中间一级不同，最后一般要大一点吧大神们多讨论些，让我们这些初学者也好有个学习参考~

以诺 · 发表于 2016-5-12 15:50:41

楼主最后怎么搞懂的啊

tricia · 发表于 2016-7-8 16:18:40

我也是理解的折半查找，不过那些参数有些难懂

zhangchunlin · 发表于 2017-7-5 22:16:05

看不懂，pipe ADC 和sigma-delt ADC有什么区别呢

newrfdesign · 发表于 2018-5-22 07:37:29

thanks

wangy233 · 发表于 2018-11-26 09:12:28

虽然过去好几年，依然好好学习。

Anony · 发表于 2019-7-4 13:40:38

tayo134 发表于 2012-9-19 12:14
回复 5# 敏兹

为什么输出的2 bits 只有三种码值呢？

dsoldierxj · 发表于 2022-7-22 11:14:33

mark

yangnanfrank · 发表于 2022-7-22 14:43:03

可以找我的毕业论文看看，我都好久不看adc了。
一种高速低功耗流水线ADC的设计。

kayjep · 发表于 2022-10-14 16:24:03

kankan

账号		自动登录	找回密码
密码			注册

[求助] pipeline型ADC的讨论