在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 7045|回复: 14

[求助] 关于layout最小格点的疑问

[复制链接]
发表于 2012-8-22 16:27:13 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
关于layout最小格点的疑问,如下:

1. layout 中为什么要设置最小格点?
2. 不同工艺层(layer)的最小格点是否有区别,为什么?
3. 最小格点的设置与工艺的特征尺寸(如130nm、90nm、65nm等)是否相关,为什么?

希望哪位大侠给予回答,不胜感激!


lixiaojun707
发表于 2012-8-22 21:43:12 | 显示全部楼层
这个格点是设备都要求。
发表于 2012-8-23 11:24:37 | 显示全部楼层
回复 1# lixiaojun707


1. 设置最小格点有几个原因:a. 版图是点阵格式的,不是矢量格式的 b.光罩电子束刻录有最小间距等要求 c.Layout经常也要用到坐标方式来做 等等
2. 不同工艺层(layer)的最小格点是没有区别,做过layout的应该都知道,EDA软件里是按项目来的,实际Layout的时候,并不是每一层都是画的,有的层是生成的,如果有区别的话,最小格点更小的层在其它层上就是Off Grid了
3. 最小格点的设置与工艺的特征尺寸(如130nm、90nm、65nm等)相关,比如65nm,实际即为0.065um,你再设个最小格点0.01um的话,都无法得到0.065um这样的版图

以上为个人看法,供参考!
发表于 2012-9-2 16:38:29 | 显示全部楼层
工艺越先进 能做的CD越小 要求格点越小 mask要求grade 越高的
发表于 2013-1-6 05:21:22 | 显示全部楼层
天真。软件公司花巨资,搞点点,最后没有用,可能么?
发表于 2013-8-9 10:47:04 | 显示全部楼层
当然有关系,但是不同层的最小格点应该一样!
发表于 2013-9-15 13:03:08 | 显示全部楼层
回复 3# wolffshen


    一看就是行家,顶一个
发表于 2013-10-11 03:00:56 | 显示全部楼层
no idea about that
发表于 2013-10-11 06:10:13 | 显示全部楼层
是的,做MASK也是有要求的。
发表于 2013-10-20 08:37:57 | 显示全部楼层
dddddddddddddddddddddddddddddddd
您需要登录后才可以回帖 登录 | 注册

本版积分规则

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 12:51 , Processed in 0.028421 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表