关于layout最小格点的疑问

caosl

首先定义一个工艺就会定义自己的最小格点，画出来的图形的尺寸一定是最小格点的整数倍。比如说1um的格点是0.01 。那么工艺厂提供的pdk 中的所有图形都是基于0.01这个格点画的。那你用刚这个工艺你就需要用这个格点或是比这个格点要大的格点，才能保证你画的图形在格点上。这个格点对应到fab的精度问题，还有mask厂的精度问题。如果你违反了这个格点当做mask的时候 他们会自动把图形拉着格点，这样会有风险~

suboya

学习了

zixi_2012

学习了

nathan_ruan

关于layout最小格点的疑问，如下：

1. layout 中为什么要设置最小格点？
2. 不同工艺层（layer）的最小格点是否有区别，为什么？
3. 最小格点的设置与工艺的特征尺寸（如130nm、90nm、65nm等）是否相关，为什么？
  
   a） layout min grid 是为了满足 mask size 精度最小单位
   b） layout 所有layer 用的都是同一个grid，因为所有层次都同时显示在一个界面上这个grid 是尺寸精度最高的决定的；（ 一般CT poly mt1 这些层 mask grade 最高 well 的pad  well 的grade 低）
    c） 工艺特征尺寸越小  grid 当然相对也越小了  接近的可能是一样的   比如说018 013
65 55

oitop

看drc rule里面的要求啊，不然画半天最后检查通不过