后端基本概念讨论专用贴

leijing

回复 154# snoopygaoq


   我是在placement之后加。主要作用是电压钳位单元，用于静电保护。

leijing

回复 245# 白兰地


   1、首先，一般认为DC综合属于前端；   2、DC综合使用的约束文件是自己写的；
   3、金属层数这个是在PR时确定的，trch file(.lef)中定义。

leijing

回复 315# mayiyangyang


   LEF文件是布局布线所必需的物理库文件，分为technology LEF和cell LEF。technology LEF主要包含工艺信息、设计规则信息、瞳孔信息等。cell LEF包含的是单元库中各单元的信息。

leijing

回复 350# archertake


   pitch是布线器轨道（track）的最小间距，pitch=minspacing+minwidth.

leijing

回复 406# dzkxybx


  best case:工艺小，温度低，电压高

shaozhen

问一个概念，在PT分析时，时钟悲观移除能具体解释下吗？
是指数据路径和时钟路径中，将时钟的差给补回来了吗？

skew

回复 468# shaozhenCRPR ----时钟收敛悲观移除
假如你在分析setup是否违例,如果分析的capture clock path 和 launch clock path 有共同的部分（common path)，那么在对capture clock 和 launch clock 做 timing derate的时候，common path 会有max 和 min delay ，在做setup
分析的时候max delay 会被加到launch clock path上，而min delay会被加到capture clock path上。显然这种情况这是不可能的，在分析时序的时候common path 要么是取最大值，要么是最小值，不可能同时取最大最小值，也就是说这种时序减免是悲观的，在分析时序的时候需要删除这种悲观才能保证时序被正确的检查。

justfigo

请问interconnect delay是负数怎么理解，是不是由于cross talk和noise引起的

nilaomu

谢谢！！！！！！！！！！！！！！

asukatang

请问get_cells和get_flat_cells有什么区别？