后端基本概念讨论专用贴

onlykals

   

我想请教下，在使用"place_opt"命令后会使design里的module增加pin，
例如，module test原来有A、B、C三个 ...
qchdmb 发表于 2015-1-21 14:05

                               
登录/注册后可看大图

在ICC有兩種做法, 比如該層hier叫做 AAA/BBB1. set_dont_touch [get_cell AAA/BBB]
同時搭配 net weight 將這個hier pin上的cell 吸近一點


2. set_ahfs_options -no_port_punching AAA/BBB

ytyuyh

ICT文件是什么啊..全称叫什么

ytyuyh

captbl 是什么，跟qrctechfile啥区别啊..看起来只是电容啊？

dzkxybx

问个白痴问题，不过确实忘了：STD CELL library里m40C和125C哪个是更加worse的case？

yi4105635

回复 26# yic2000


   不清楚怎么设置周期啊，负载啊什么的？ 是根据RTL代码设置还是我选用的工艺库还是什么？？？？？

luanzb

回复 406# dzkxybx


    125C的库是worse的情况

ytyuyh

http://bbs.eetop.cn/thread-564216-1-1.html
还没人回答目前..implant layer 是什么？

ytyuyh

回复 406# dzkxybx


   125C吧

ytyuyh

回复 407# yi4105635


   周期是根据你的design工作频率去设定，综合时候负载可以参考经验值，你找找书看看

amy_123

不错的帖子，过来学习。本人是analog layout，好多关于数字后端的术语不清楚，这下好了，科普读物，特别赞！