后端基本概念讨论专用贴

wjchuan · 发表于 2013-12-24 10:47:10

回复 282# wjchuan

看到IO pad的解释：输出PAD除了电流承受能力，还分了“Open-Drain”，“Open-Source”，“CMOS”，“Tri-State”，

tri-state:三态输出电路，它有一个输出使能信号，当它无效（一般是高电平）的时候，PAD的输出是高阻态，当需要输出出现高阻态的时候选用；

CMOS：常见的输出方式，比较简单，没有特殊要求的时候可以使用

Open-Source：开源结构，电路上看，只有一个MOS管，其源端直接接到PAD输出，外接下拉电阻，可以减小所需驱动电流，而且输出低电平可以通过下拉电源决定

Open-Drain：开漏结构，和开源相似，它是漏端直接接到PAD输出，外接上拉电阻

在flip chip的设计中，还需要用到IO PAD么？引线不是通过Ball连出的？

ckshy · 发表于 2013-12-24 16:57:50

回复 280# damonzhao

还想问低级的疑问就是 clock spec files 里面的MAX DELAY MAX SKEW这些参数是根据什么设定的。。。谢谢啦。。

damonzhao · 发表于 2013-12-25 08:57:06

回复 282# wjchuan

ball通过特殊层连到IO pad上，需要的是IO的ESD功能

damonzhao · 发表于 2013-12-25 08:58:40

回复 283# wjchuan

推荐你看看EDI的ug，有一章说这个的，你看看图就明白了

damonzhao · 发表于 2013-12-25 08:59:33

回复 284# ckshy

MAX DELAY MAX SKEW等，根据你设计的规模和时钟的设计频率等综合考虑

wjchuan · 发表于 2013-12-25 09:34:41

回复 286# damonzhao

QQ五笔截图未命名.png

这个么？
我这样理解，对不？
Soldier Ball是引脚，连接到Bump，再连接到IO PAD，信号再给到芯片？
那Bump是作用是什么呢？引脚不能直接连到IO PAD么？

damonzhao · 发表于 2013-12-25 10:09:09

回复 288# wjchuan

flip chip封装就是为了大尺寸的芯片，能引更多的引脚出来，也使芯片更小，厚度更薄。
除去bump ball和其连接io pad的引线，那就是做普通封装的芯片。

wjchuan · 发表于 2013-12-25 10:47:26

回复 289# damonzhao

嗯，大概明白了。谢谢

再问个问题：如果是采用Area IO的方式，这时 IO pad没有放到四周，直接放到芯片上，一般IO PAD会占几层走线？
Area IO这种方式是不是太浪费走线资源了？
一般用得比较多的还是Peripheral IO的方式吧？

damonzhao · 发表于 2013-12-25 11:19:55

回复 290# wjchuan

io采用什么方式摆，这个应该看芯片的要求吧。一般都是放四周，毕竟IO区域和core区域还是有距离要求的，如果特殊ip有要求，那就按要求来。适合芯片设计要求的，最经济的方式，就是产品想要的。

Smile_HP · 发表于 2013-12-29 18:37:22

回复 279# damonzhao

谢谢你的解答，

[讨论] 后端基本概念讨论专用贴

站长推荐 /2