关于多时钟和多周期路径的setup check。

ziseyuxin · 发表于 2012-7-5 10:21:21

您需要登录才可以下载或查看，没有账号？注册

x

有这样一个多时钟多周期的setup check 问题。
这是一个是2：1的同步multi cycle的电路，CLK2的周期大约是CLK1周期的一半。
请问

Multi Cycle,在check setup的时候，是check A-B还是check A-C?

请不吝赐教。

陈涛 · 发表于 2012-7-5 15:48:30

做作业来了

sunrisewu · 发表于 2012-7-5 15:51:06

如果你不设置的话，A－＞B
USER GUIDE上讲得很清楚。自己看要不了1个小时。

绝歌lilin14 · 发表于 2012-7-5 16:40:37

是的，默认的是A——B，因为这里的时序由第一个寄存器的有效时钟边沿到和它下一个最近的第二个寄存器的有效沿之间的时间来约束的。具体可以看静态时序分析

icfbicfb · 发表于 2012-7-5 22:34:29

哪个严格看哪个，比较复杂，其实

陈涛 · 发表于 2012-7-6 06:41:19

既然1楼多次说那是multi cycle，我认为就是在约束里面已经正确地set_multicycle_path
那么结论只有一个： setup check A-C

tomc0710 · 发表于 2012-7-6 10:18:06

应该是setup check A-C

qingfengwj10 · 发表于 2013-11-5 17:11:18

这个是同步电路吗？

jiwenqing · 发表于 2015-6-9 14:56:37

A-->C啊

大龄文艺男青年 · 发表于 2015-6-9 15:02:44

2 multi_cycle_path ， A---->C check setup

[求助] 关于多时钟和多周期路径的setup check。