怎样指定DC只用某几个cell综合电路

zqszjmzy · 发表于 2012-6-29 14:17:30

您需要登录才可以下载或查看，没有账号？注册

x

小弟现在有一个数字电路，已有逻辑表达式。想通过DC实现综合，但是要求只用双输入与非门，双输入或非门，反相器和1位全加器4个cell来实现。如果不加限制，显然DC也会用元件库中其他的门来综合例如xor，求问需要使用怎样的方法或者命令来实现这个要求？

onlykals · 发表于 2012-6-29 14:22:39

set_dont_use

zqszjmzy · 发表于 2012-6-29 14:24:32

回复 2# onlykals

这个命令说的是：不许用指定的元件？这我得把不用的都写进去？

damonzhao · 发表于 2012-6-29 14:43:53

或者你自己编辑一个lib.只含有你想要的cell信息

sunrisewu · 发表于 2012-6-29 15:15:38

先set_dont_use所有的lib
再remove_attribute 这几个lib的dont_use，不就OK了？

zqszjmzy · 发表于 2012-6-29 15:38:03

回复 4# damonzhao

我也有这想法，是不是可以把lib.v里边不要的cell删掉，但是把lib.v转成lib？

zqszjmzy · 发表于 2012-6-29 15:39:31

回复 5# sunrisewu

我只有一个lib，只用这个lib中的几个cell。比如这个lib是a.db
那么应该怎么做？

sunrisewu · 发表于 2012-6-29 16:28:13

回复 7# zqszjmzy

set_dont_use mylib/*
remove_attribute [list mylib/AND mylib/INV xxxxx] dont_use

zqszjmzy · 发表于 2012-6-29 16:58:21

回复 8# sunrisewu

太感谢你了！！！大牛！！顺便问下set_dont_use mylib/* 这个/*是做什么的？我问的都太弱智了，汗一个。。。

Tonyhai · 发表于 2012-6-29 18:57:51

回复 9# zqszjmzy

禁掉该lib中所有的cell

[求助] 怎样指定DC只用某几个cell综合电路