在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4345|回复: 2

[求助] synopsys工具dft问题,关于D9这种错误,急!!

[复制链接]
发表于 2012-6-26 17:10:58 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
求高手解答

1、代码DC综合后,不change name,直接插扫描链没问题
   但出现另一问题,formality验证通不过

2、代码DC综合后,根据命名规则change name,
   插扫描链,其中一个模块的有D9错误,整个模块都有问题。

   和前端人员一起检查,没看出任何clock问题,其他相同时钟结构的模块全部没问题

   这个时候formality是通过的

3、是不是有什么地方冲突了?
发表于 2012-6-27 09:34:33 | 显示全部楼层
may be you should see DC User Guider about "Change_name"
 楼主| 发表于 2012-6-27 16:46:34 | 显示全部楼层
问题已经解决

主要是模块的问题,和change name没有关系,和formality的表现也无关

该模块是单独综合,生成一个.ddc和一个.v文件

芯片综合时导入.v文件,就会出现上述问题
芯片综合时导入.ddc文件,就不会有问题

rtl和gate杂在一起,工具分析scan enable时出问题
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 20:28 , Processed in 0.020818 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表