暴多的verilog设计实例，均有原代码！！

lyb0127 · 发表于 2009-8-4 23:11:00

好动西

ryan80 · 发表于 2009-8-5 17:25:03

dddddddddddddddd

houdan2340 · 发表于 2009-8-10 14:44:51

超级感谢!!

michaelzhang · 发表于 2009-8-10 16:23:09

thansk a lot!

guojielong777 · 发表于 2009-8-10 16:32:28

我要下``

modelsim64 · 发表于 2009-8-12 15:20:49

thank you

285909621 · 发表于 2009-8-12 15:39:07

真的挺不错的啊

dingyiuuu · 发表于 2009-8-12 17:16:09

不错！

vincent85103 · 发表于 2009-9-7 10:37:46

原帖由 zhentizhi 于 2006-12-1 17:37 发表

 登录/注册后可看大图
实例分为两部分，第1部分连续输入数据处理的电路设计是我们的课程设计，有详细的设计过程（分析过程，数据流图，以及状态机，源代码仿真和综合电路图），另一个是老师给的例题，有100多个例子吧，不过只有源代码 ...

高尚的人，在哪里都闪闪发光，你这种造福苍生，共建和谐的精神会得到政府的肯定，得到人民的支持！

yashiro · 发表于 2009-9-7 10:51:34

顶一个，谢谢楼主了

暴多的verilog设计实例，均有原代码！！

好东西好

thank you

站长推荐 /1