设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 暴多的verilog设计实例，均有原代码！！
1 ...747576777879808182
返回列表 发新帖
楼主: zhentizhi

暴多的verilog设计实例，均有原代码！！

[复制链接]
发表于 2018-12-11 13:53:06 | 显示全部楼层
多谢分享，感谢
回复 支持 反对

使用道具 举报

天哥
发表于 2019-6-6 11:20:55 | 显示全部楼层
很不錯感謝
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2019-6-6 11:22:40 | 显示全部楼层
谢谢
回复 支持 反对

使用道具 举报

发表于 2019-6-8 12:07:38 | 显示全部楼层
感谢分享~~~~
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2021-3-13 17:05:41 | 显示全部楼层
很棒
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2021-3-18 08:28:09 | 显示全部楼层
感谢有心人
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

1 ...747576777879808182
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-12 15:43 , Processed in 0.014772 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表