在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2085|回复: 4

[求助] 其他条件一样,仿真ADC信噪比得到3VDD居然比3.6VDD好?why?

[复制链接]
发表于 2012-4-26 01:10:09 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
工艺是SMIC18.采用3.3VDD。3.6V时。SNR=56dB.3V时,SNR=60以上。求解。
发表于 2012-4-26 01:46:20 | 显示全部楼层
可能是你的某些biasing在3.3V时比3.6V好。或者某些transistor leakage在3.6V下过大,比如vds过大,导致rds减小。check下,transistor的vds有没有超过1.8V的。
发表于 2012-4-26 10:30:53 | 显示全部楼层
回复 1# 居里先生


   可能是静态工作点发生了变化,有可能是你的电路中某些管子处于临界饱和状态,电源电压发生变化导致了其他地方的变化,比如共模输出点的变化,从而使得电路状态发生改变。
发表于 2013-1-16 16:05:47 | 显示全部楼层
楼主能具体说下是怎么测SNR的吗
发表于 2013-1-16 19:29:45 | 显示全部楼层
我也是smic,在ss下发现2.7比3好,跟lz趋势一样
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 15:59 , Processed in 0.019064 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表