在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 17467|回复: 23

[求助] 求教有关DRC过孔金属覆盖不够的问题 急急急 !!!!

[复制链接]
发表于 2012-4-25 11:04:16 | 显示全部楼层 |阅读模式
100资产
最近用Encounter做自动布局布线 发现金属二覆盖过孔的距离小于0.17,而工艺规则是0.17.导致DRC通不过,经仔细检查,LEF文件物理定义没问题,不知道是什么原因引起的,急待解决,那位牛人能指导下???

发表于 2012-4-25 14:13:07 | 显示全部楼层
检查下过孔的条件,一般是一边过0.01,则另外一边过0.17之类的。拐弯可能出错了

你做个tset case ,别人才能帮忙啊。
发表于 2012-4-25 15:21:07 | 显示全部楼层
这个肯定是tech lef写错了啊,以calibre drc为准,
可以适当的改改tech lef ,这样routing出来才是正确的,

比如 下面的数值都是可以改的,只要drc 正确就行

VIA VIA5_TOS_E DEFAULT
        RESISTANCE 0.45 ;
    LAYER TM1 ;
        RECT -0.23 -0.21 0.44 0.21 ;
    LAYER TV2 ;
        RECT -0.18 -0.18 0.18 0.18 ;
    LAYER TM2 ;
        RECT -0.21 -0.27 0.21 0.27 ;
END VIA5_TOS_E
发表于 2012-4-25 15:43:59 | 显示全部楼层
回复 3# icfbicfb


    # VIARULE Definition
#------------------------------
VIARULE VIAGEN12 GENERATE
  LAYER METAL1 ;
    DIRECTION HORIZONTAL ;
    OVERHANG 0.17 ;
    METALOVERHANG 0 ;
  LAYER METAL2 ;
    DIRECTION VERTICAL ;
    OVERHANG 0.17 ;
  LAYER CUT12 ;
    RECT -0.28 -0.28 0.28 0.28 ;
    SPACING 1.16 BY 1.16 ;
END VIAGEN12
VIARULE VIAGEN23 GENERATE
  LAYER METAL2 ;
    DIRECTION HORIZONTAL ;
    OVERHANG 0.17 ;
  LAYER METAL3 ;
    DIRECTION VERTICAL ;
    OVERHANG 0.17 ;
  LAYER CUT23 ;
    RECT -0.28 -0.28 0.28 0.28 ;
    SPACING 1.16 BY 1.16 ;
END VIAGEN23
VIARULE VIAGEN34 GENERATE
  LAYER METAL3 ;
    DIRECTION HORIZONTAL ;
    OVERHANG 0.22 ;
  LAYER METAL4 ;
    DIRECTION VERTICAL ;
    OVERHANG 0.22 ;
  LAYER CUT34 ;
    RECT -0.28 -0.28 0.28 0.28 ;
    SPACING 1.16 BY 1.16 ;
END VIAGEN34
这是我用的华虹的工艺库中的LEF的信息。好像显示没有问题啊,为什么布局布线之后金属覆盖过孔就达不到0.17呢
感觉LEF文件没问题啊????
发表于 2012-4-25 15:51:16 | 显示全部楼层
回复 3# icfbicfb


    VIA M1M2 DEFAULT
  FOREIGN CA65041 ;
  LAYER METAL1 ;
    RECT -0.42 -0.42 0.42 0.42 ;
  LAYER CUT12 ;
    RECT -0.28 -0.28 0.28 0.28 ;
  LAYER METAL2 ;
   RECT -0.41 -0.41 0.41 0.41 ; #for Short run rules
  RESISTANCE  1.5 ;
END M1M2
VIA M2M3 DEFAULT
  FOREIGN CA65051 ;
  LAYER METAL2 ;
   RECT -0.41 -0.41 0.41 0.41 ; #for Short run rules
  LAYER CUT23 ;
    RECT -0.28 -0.28 0.28 0.28 ;
  LAYER METAL3 ;
   RECT -0.41 -0.41 0.41 0.41 ; #for Short run rules
  RESISTANCE  1.5 ;
END M2M3
VIA M2M3T DEFAULT TOPOFSTACKONLY
  FOREIGN CA65051 ;
  LAYER METAL2 ;
   RECT -0.49 -0.41 0.49 0.41 ; #for METAL2 min Area
  LAYER CUT23 ;
    RECT -0.28 -0.28 0.28 0.28 ;
  LAYER METAL3 ;
   RECT -0.41 -0.41 0.41 0.41 ; #for Short run rules
  RESISTANCE  1.5 ;
END M2M3T
VIA M3M4_9K DEFAULT
  FOREIGN CA65061 ;
  LAYER METAL3 ;
   RECT -0.41 -0.41 0.41 0.41 ; #for Short run rules
  LAYER CUT34 ;
    RECT -0.28 -0.28 0.28 0.28 ;
  LAYER METAL4 ;
   RECT -0.50 -0.50 0.50 0.50 ;
  RESISTANCE  1.5 ;
END M3M4_9K
VIA M3M4T_9K DEFAULT TOPOFSTACKONLY
  FOREIGN CA65061 ;
  LAYER METAL3 ;
   RECT -0.49 -0.41 0.49 0.41 ; #for METAL3 Min Area
  LAYER CUT34 ;
    RECT -0.28 -0.28 0.28 0.28 ;
  LAYER METAL4 ;
   RECT -0.50 -0.50 0.50 0.50 ;
  RESISTANCE  1.5 ;
END M3M4T_9K

帮忙看下这部分有没有问题呢?
发表于 2012-4-25 15:52:47 | 显示全部楼层
回复 2# papertiger


    tset case 是什么啊?菜鸟 刚入门啊
发表于 2012-4-25 16:03:16 | 显示全部楼层
本帖最后由 papertiger 于 2012-4-25 16:17 编辑

testcase 就是小案例了。
是所有的都有问题,还是只是小部分的?
是单孔还是多孔?

理论上LEF有好几处定义的。
在viarule 之前还有直接的VIA 的定义,这才是default的。

viarule 是为了自动产生多孔。

把lef 全贴出来吧。
发表于 2012-4-25 16:04:31 | 显示全部楼层
请查 VIA 开头的定义,是via的定义 ,
2cut via就是double via的意思

VIARULE 是用来打via array的,比如special route,
发表于 2012-4-25 22:05:51 | 显示全部楼层
我把它改为了如下:VIA M2M3T DEFAULT TOPOFSTACKONLY
  FOREIGN CA65051 ;
  LAYER METAL2 ;
   RECT -0.49 -0.45 0.49 0.45 ; #for METAL2 min Area modified
  LAYER CUT23 ;
    RECT -0.28 -0.28 0.28 0.28 ;
  LAYER METAL3 ;
   RECT -0.45 -0.45 0.45 0.45 ; #for Short run rules modified
  RESISTANCE  1.5 ;
END M2M3T

VIA M3M4_9K DEFAULT
  FOREIGN CA65061 ;
  LAYER METAL3 ;
   RECT -0.45 -0.45 0.45 0.45 ; #for Short run rules modified
  LAYER CUT34 ;
    RECT -0.28 -0.28 0.28 0.28 ;
  LAYER METAL4 ;
   RECT -0.50 -0.50 0.50 0.50 ;
  RESISTANCE  1.5 ;
END M3M4_9K
结果和布局布线后一大堆错误 不知道是什么情况
发表于 2012-4-25 22:29:08 | 显示全部楼层
回复 7# papertiger


#
# newlibL CZ6H+ LEF Library
#
# Technology File [3Al Process]
#
#---------------------------------------------------------------------
# ALL RIGHTS RESERVED
#---------------------------------------------------------------------
#
# Ver.1.0   Jan.09,1999  By Xupeng
#  Design Rule for [IEC-BLA-1715]
#  Resistance & Capacitance for [IEC-3RA-0892]
#    Resistance  Value [Typ.] [Page.2]
#    Capacitance Value [Typ.]/0.68(RoutingWidth) [Page.3]
# Ver.1.1   Jan.22,2008  by luxl
#             add metal4 head lef
#
#----------------------------------------------------------------------
#HEADER
#DATE <12/0/0/1/8/1997>
#UDBVERSION 1
#LOADCAP 0.5
#VDD 3.3 3.3 3.3
#THRESHR0 1.65 1.65 1.65
#THRESHF0 1.65 1.65 1.65
#TEMPERATURE -40.0 25.0 125.0
#ENDHEAD
#------------------------------
# LAYER Definition
#------------------------------
LAYER NDIFF  # 02
  TYPE MASTERSLICE ;
END NDIFF

LAYER PDIFF  # 22
  TYPE MASTERSLICE ;
END PDIFF

LAYER POLY   # 04/24
  TYPE MASTERSLICE ;
END POLY
LAYER CUT01  # 05  CT
  TYPE CUT ;
END CUT01
LAYER METAL1 # 06
#CAPEDGE 0 ;
  TYPE ROUTING ;
  WIDTH   0.60 ;
  SPACING 0.52 ;
  PITCH   1.36 ;
  DIRECTION HORIZONTAL ;
  RESISTANCE RPERSQ       0.060 ;
  CAPACITANCE CPERSQDIST  0.0002697 ;
END METAL1

LAYER CUT12  # 37
  TYPE CUT ;
END CUT12

LAYER METAL2 # 36
#CAPEDGE 0 ;
  TYPE ROUTING ;
  WIDTH   0.78 ;
  SPACING 0.54 ;
  PITCH   1.36 ;
  DIRECTION VERTICAL ;
  RESISTANCE RPERSQ       0.046 ;
  CAPACITANCE CPERSQDIST  0.0002272 ;
END METAL2
LAYER CUT23  # 41
  TYPE CUT ;
END CUT23

LAYER METAL3 # 40
#CAPEDGE 0 ;
  TYPE ROUTING ;
  WIDTH   0.78 ;
  SPACING 0.54 ;
  PITCH   1.36 ;
  DIRECTION HORIZONTAL ;
  RESISTANCE RPERSQ       0.046 ;
  CAPACITANCE CPERSQDIST  0.0002672 ;
END METAL3
LAYER CUT34  # 41
  TYPE CUT ;
END CUT34
LAYER METAL4 # 42
#CAPEDGE 0 ;
  TYPE ROUTING ;
  WIDTH   1.00 ;
  SPACING 1.00 ;
  PITCH   2.00 ;
  DIRECTION VERTICAL ;
  RESISTANCE RPERSQ       0.046 ;
  CAPACITANCE CPERSQDIST  0.0002672 ;
END METAL4
LAYER LEV29 # 29
  TYPE OVERLAP ;
END LEV29
#------------------------------
# VIA Definition
#------------------------------
VIA MNDIFF
  FOREIGN CA65011 ;
  LAYER NDIFF ;
    RECT -0.48 -0.48 0.48 0.48 ;
  LAYER CUT01 ;
    RECT -0.24 -0.24 0.24 0.24 ;
  LAYER METAL1 ;
    RECT -0.38 -0.38 0.38 0.38 ;
END MNDIFF
VIA MPDIFF
  FOREIGN CA65021 ;
  LAYER PDIFF ;
    RECT -0.48 -0.48 0.48 0.48 ;
  LAYER CUT01 ;
    RECT -0.24 -0.24 0.24 0.24 ;
  LAYER METAL1 ;
    RECT -0.38 -0.38 0.38 0.38 ;
END MPDIFF
VIA MPOLY
  FOREIGN CA65031 ;
  LAYER POLY ;
    RECT -0.54 -0.54 0.54 0.54 ;
  LAYER CUT01 ;
    RECT -0.24 -0.24 0.24 0.24 ;
  LAYER METAL1 ;
    RECT -0.38 -0.38 0.38 0.38 ;
END MPOLY
VIA M1M2 DEFAULT
  FOREIGN CA65041 ;
  LAYER METAL1 ;
    RECT -0.42 -0.42 0.42 0.42 ;
  LAYER CUT12 ;
    RECT -0.28 -0.28 0.28 0.28 ;
  LAYER METAL2 ;
   RECT -0.41 -0.41 0.41 0.41 ; #for Short run rules
  RESISTANCE  1.5 ;
END M1M2
VIA M2M3 DEFAULT
  FOREIGN CA65051 ;
  LAYER METAL2 ;
   RECT -0.41 -0.41 0.41 0.41 ; #for Short run rules
  LAYER CUT23 ;
    RECT -0.28 -0.28 0.28 0.28 ;
  LAYER METAL3 ;
   RECT -0.41 -0.41 0.41 0.41 ; #for Short run rules
  RESISTANCE  1.5 ;
END M2M3
VIA M2M3T DEFAULT TOPOFSTACKONLY
  FOREIGN CA65051 ;
  LAYER METAL2 ;
   RECT -0.49 -0.41 0.49 0.41 ; #for METAL2 min Area
  LAYER CUT23 ;
    RECT -0.28 -0.28 0.28 0.28 ;
  LAYER METAL3 ;
   RECT -0.41 -0.41 0.41 0.41 ; #for Short run rules
  RESISTANCE  1.5 ;
END M2M3T
VIA M3M4_9K DEFAULT
  FOREIGN CA65061 ;
  LAYER METAL3 ;
   RECT -0.41 -0.41 0.41 0.41 ; #for Short run rules
  LAYER CUT34 ;
    RECT -0.28 -0.28 0.28 0.28 ;
  LAYER METAL4 ;
   RECT -0.50 -0.50 0.50 0.50 ;
  RESISTANCE  1.5 ;
END M3M4_9K
VIA M3M4T_9K DEFAULT TOPOFSTACKONLY
  FOREIGN CA65061 ;
  LAYER METAL3 ;
   RECT -0.49 -0.41 0.49 0.41 ; #for METAL3 Min Area
  LAYER CUT34 ;
    RECT -0.28 -0.28 0.28 0.28 ;
  LAYER METAL4 ;
   RECT -0.50 -0.50 0.50 0.50 ;
  RESISTANCE  1.5 ;
END M3M4T_9K
#------------------------------
# VIARULE Definition
#------------------------------
VIARULE VIAGEN12 GENERATE
  LAYER METAL1 ;
    DIRECTION HORIZONTAL ;
    OVERHANG 0.17 ;
    METALOVERHANG 0 ;
  LAYER METAL2 ;
    DIRECTION VERTICAL ;
    OVERHANG 0.17 ;
  LAYER CUT12 ;
    RECT -0.28 -0.28 0.28 0.28 ;
    SPACING 1.16 BY 1.16 ;
END VIAGEN12
VIARULE VIAGEN23 GENERATE
  LAYER METAL2 ;
    DIRECTION HORIZONTAL ;
    OVERHANG 0.17 ;
  LAYER METAL3 ;
    DIRECTION VERTICAL ;
    OVERHANG 0.17 ;
  LAYER CUT23 ;
    RECT -0.28 -0.28 0.28 0.28 ;
    SPACING 1.16 BY 1.16 ;
END VIAGEN23
VIARULE VIAGEN34 GENERATE
  LAYER METAL3 ;
    DIRECTION HORIZONTAL ;
    OVERHANG 0.22 ;
  LAYER METAL4 ;
    DIRECTION VERTICAL ;
    OVERHANG 0.22 ;
  LAYER CUT34 ;
    RECT -0.28 -0.28 0.28 0.28 ;
    SPACING 1.16 BY 1.16 ;
END VIAGEN34

VIARULE TURN1 GENERATE
  LAYER METAL1 ;
    DIRECTION HORIZONTAL ;
  LAYER METAL1 ;
    DIRECTION VERTICAL ;
END TURN1
VIARULE TURN2 GENERATE
  LAYER METAL2 ;
    DIRECTION VERTICAL ;
  LAYER METAL2 ;
    DIRECTION HORIZONTAL ;
END TURN2

VIARULE TURN3 GENERATE
  LAYER METAL3 ;
    DIRECTION HORIZONTAL ;
  LAYER METAL3 ;
    DIRECTION VERTICAL ;
END TURN3
VIARULE TURN4 GENERATE
  LAYER METAL4 ;
    DIRECTION HORIZONTAL ;
  LAYER METAL4 ;
    DIRECTION VERTICAL ;
END TURN4
#------------------------------
# SPACING Definition
#------------------------------
SPACING
  SAMENET CUT01  CUT01  0.48       ;
  SAMENET CUT01  CUT12  0.00 STACK ;
  SAMENET CUT12  CUT12  0.60       ;
  SAMENET CUT12  CUT23  0.00 STACK ;
  SAMENET CUT23  CUT23  0.60       ;
  SAMENET CUT34  CUT34  0.60       ;
  SAMENET CUT23  CUT34  0.00 STACK ;
  SAMENET METAL1 METAL1 0.52       ;  
  SAMENET METAL2 METAL2 0.54 STACK ;
  SAMENET METAL3 METAL3 0.54 STACK ;
  SAMENET METAL4 METAL4 1.00       ;
END SPACING
#------------------------------
# SITE Definition
#------------------------------
SITE CORE
  SIZE 1.36 BY 12.24 ;
  CLASS CORE ;
  SYMMETRY Y ;
END CORE
SITE CORE2
  SIZE 1.36 BY 24.48 ;
  CLASS CORE ;
  SYMMETRY Y ;
END CORE2
SITE BUFFDMY
  SIZE 3.20 BY 3.20 ;
  CLASS PAD ;
END BUFFDMY
SITE BUFF
  SIZE 100.02 BY 192.66 ;
  CLASS PAD ;
  SYMMETRY Y ;
END  BUFF
SITE TLBUFF
  SIZE 394.44 BY 394.44 ;
  CLASS PAD ;
END  TLBUFF
SITE TRBUFF
  SIZE 394.44 BY 394.44 ;
  CLASS PAD ;
END  TRBUFF
SITE BLBUFF
  SIZE 394.44 BY 394.44 ;
  CLASS PAD ;
END  BLBUFF
SITE BRBUFF
  SIZE 394.44 BY 394.44 ;
  CLASS PAD ;
END  BRBUFF
##                           ##
##   SITE  for I/O Buffer    ##
##     Ver 1.03              ##
##   Modified By ZhangAidong ##
SITE BUFFN
  SIZE 105 BY 191.88 ;
  CLASS PAD ;
  SYMMETRY Y ;
END BUFFN
SITE BUFFN2
  SIZE 105 BY 280.68 ;
  CLASS PAD ;
  SYMMETRY Y ;
END BUFFN2
SITE FILLERSITE1
  SIZE 1 BY 191.88 ;
  CLASS PAD ;
  SYMMETRY Y ;
END FILLERSITE1
SITE FILLERSITE2
  SIZE 1 BY 280.68 ;
  CLASS PAD ;
  SYMMETRY Y ;
END FILLERSITE2
SITE IOCORNERSITE1
  SYMMETRY Y ;
  CLASS PAD ;
  SIZE 191.88 BY 191.88 ;
  END IOCORNERSITE1
SITE IOCORNERSITE2
  SYMMETRY Y ;
  CLASS PAD ;
  SIZE 191.88 BY 280.68 ;
  END IOCORNERSITE2
SITE IOCORNERSITE3
  SYMMETRY Y ;
  CLASS PAD ;
  SIZE 280.68 BY 280.68 ;
  END IOCORNERSITE3
SITE BUFFC
  SIZE 487.50 BY 487.50 ;
  CLASS PAD ;
  SYMMETRY X Y R90 ;
END BUFFC
SITE N1C
  SIZE 366 BY 366 ;
  CLASS PAD ;
END N1C
SITE N2C
  SIZE 366 BY 366 ;
  CLASS PAD ;
END N2C
SITE T1C
  SIZE 387 BY 387 ;
  CLASS PAD ;
END T1C
SITE NODC
  SIZE 480.9 BY 480.9 ;
  CLASS PAD ;
END NODC
SITE N1TC1C
  SIZE 507.6 BY 507.6 ;
  CLASS PAD ;
END N1TC1C
SITE N2TC1C
  SIZE 507.6 BY 507.6 ;
  CLASS PAD ;
END N2TC1C
SITE TTC1C
  SIZE 507.6 BY 507.6 ;
  CLASS PAD ;
END TTC1C
SITE N1TC2C
  SIZE 607.2 BY 607.2 ;
  CLASS PAD ;
END N1TC2C
SITE N2TC2C
  SIZE 607.2 BY 607.2 ;
  CLASS PAD ;
END N2TC2C
SITE TTC2C
  SIZE 607.2 BY 607.2 ;
  CLASS PAD ;
END TTC2C
SITE N1C1
  SIZE 366 BY 366 ;
  CLASS PAD ;
END N1C1
SITE N1C2
  SIZE 366 BY 366 ;
  CLASS PAD ;
END N1C2
SITE N1C3
  SIZE 366 BY 366 ;
  CLASS PAD ;
END N1C3
SITE N1C4
  SIZE 366 BY 366 ;
  CLASS PAD ;
END N1C4

END LIBRARY
这是全部的LEF信息!
希望不吝赐教!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-22 23:07 , Processed in 0.020864 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表