在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: ygq0107

[求助] DVB-S2的LDPC编码在FPGA上用verilog实现

[复制链接]
发表于 2016-7-23 17:51:03 | 显示全部楼层
有没有dvb-t的调制ip核  我出钱,谢谢  qq:76034011
发表于 2022-8-24 20:04:54 | 显示全部楼层
恩。。
发表于 2022-8-24 20:33:26 | 显示全部楼层
DVB S2全套FPGA代码,支持收发两端,编码、译码、调制、解调、加扰、解扰、交织、解交织,需要的联系企鹅号1432825237
发表于 2022-8-24 20:36:59 | 显示全部楼层
DVB S2全套FPGA代码,支持收发两端,编码、译码、调制、解调、加扰、解扰、交织、解交织,需要的联系企鹅号1432825237
发表于 2022-8-24 20:39:01 | 显示全部楼层
DVB S2全套FPGA代码,支持收发两端,编码、译码、调制、解调、加扰、解扰、交织、解交织,需要的联系企鹅号
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-19 03:11 , Processed in 0.020965 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表