在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5867|回复: 14

[求助] DVB-S2的LDPC编码在FPGA上用verilog实现

[复制链接]
发表于 2012-4-24 16:59:29 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
有做过的人或者正在做的人吗?希望交流一下,我的QQ57993390
发表于 2012-4-25 07:14:31 | 显示全部楼层
本帖最后由 ald_syn_cad 于 2012-4-25 20:47 编辑

Don't waste your time. You will never succeed. If you can even get it, learning its used structure will be so complex and vague that will be practically useless. Just try to design it yourself from scratch.
发表于 2012-4-25 14:06:40 | 显示全部楼层
回复 1# ygq0107


   opencores.org
发表于 2013-12-9 17:21:15 | 显示全部楼层
我刚做完,只能做一个固定码率的
发表于 2015-7-30 14:11:48 | 显示全部楼层
加点钱
发表于 2015-8-17 15:50:51 | 显示全部楼层
可直接找我
发表于 2015-8-18 22:30:45 | 显示全部楼层
回复 2# ald_syn_cad

SB,帖主想交流下怎么了,还JJYY说英语,帖主交流信道编码,不是解码,会很复杂么??? 大家都是做算法实现的,都是实在人,你JJYY说那么多教条的洋文酸什么
发表于 2016-1-16 19:24:35 | 显示全部楼层
thnx!
发表于 2016-2-17 21:08:22 | 显示全部楼层
可以直接联系我,我有全部模式的设计代码
发表于 2016-4-28 12:05:39 | 显示全部楼层
謝謝您的分享
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-6 01:21 , Processed in 0.039466 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表