影响FPGA设计中时钟因素的探讨

醉恋秋枫 · 发表于 2012-4-11 17:33:26

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

         时钟是整个电路最重要、最特殊的信号，系统内大部分器件的动作都是在时钟的跳变沿上进行, 这就要求时钟信号时延差要非常小, 否则就可能造成时序逻辑状态出错；因而明确FPGA设计中决定系统时钟的因素，尽量较小时钟的延时对保证设计的稳定性有非常重要的意义。

                           这个是下载文件：

影响FPGA设计中时钟因素的探讨.doc (381.5 KB, 下载次数: 90 )