在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: graduate2010

[资料] DC综合之时序约束,公司内部解密

[复制链接]
发表于 2013-6-20 15:43:30 | 显示全部楼层
下来学习一下,感觉水很深啊
发表于 2013-6-26 16:47:44 | 显示全部楼层
不错的教程,了解
发表于 2013-6-27 08:13:52 | 显示全部楼层
SHOU CANG L
发表于 2013-6-27 15:12:00 | 显示全部楼层
altra的,不怎么样
发表于 2013-6-30 17:12:53 | 显示全部楼层
謝謝了,不錯的資料
发表于 2013-7-1 15:05:23 | 显示全部楼层
感谢分享
发表于 2013-7-1 17:09:07 | 显示全部楼层
回复 1# graduate2010


    谢谢分享
发表于 2013-7-2 19:54:04 | 显示全部楼层
是fpga的,不是设计asic的约束,对DC来说没什么用
发表于 2013-7-5 10:02:01 | 显示全部楼层
多看看,多试试。
发表于 2013-7-5 13:42:13 | 显示全部楼层
好东西,学习
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 08:47 , Processed in 0.020991 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表