设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 后端设计 › 后端资料区 › DC综合之时序约束，公司内部解密
1 ...101112131415161718... 29下一页
返回列表 发新帖
楼主: graduate2010

[资料] DC综合之时序约束，公司内部解密

[复制链接]
puyuwei
发表于 2014-6-15 15:59:12 | 显示全部楼层
谢谢分享
回复 支持 反对

使用道具 举报

发表于 2014-6-16 22:58:40 | 显示全部楼层
赞一个先
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

chrisdy
发表于 2014-6-17 12:26:40 | 显示全部楼层
谢谢分享
回复 支持 反对

使用道具 举报

发表于 2014-7-5 01:29:27 | 显示全部楼层
FPGA设计的约束，
如果是asic，可能需要针对asic，可能还是会略有差别。
感谢楼主分享。
回复 支持 反对

使用道具 举报

fanyule
发表于 2014-7-11 13:37:38 | 显示全部楼层
先回复 后收藏
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

wownga
发表于 2014-7-11 15:25:31 | 显示全部楼层
学习了，正需要这个
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2014-7-22 10:35:21 | 显示全部楼层
3q3q3q
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

四毛
发表于 2014-7-25 11:37:35 | 显示全部楼层
好好好好好
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2014-8-13 20:59:29 | 显示全部楼层
gooooooooooooooood
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2014-8-13 21:21:26 | 显示全部楼层
谢谢分享
回复 支持 反对

使用道具 举报

下一页 »
1 ...101112131415161718... 29下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-24 18:13 , Processed in 0.018097 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表