请教：VCO的尾电流源噪声

luckyhunter

最近设计一个VCO，尾电流源是由bandgap电路产生的PTAT电流，当用电流镜时，即电流
镜的输入电流为理想电流源，相噪比较好，当将bandgap电路整合到一起时，delta f为
1MHz处的相噪一下恶化了30dB左右，这肯定是bandgap电路噪声延伸到尾电流源上了，没
想到会有这么大，请问大家碰到过类似的问题吗？我尝试在电流源的gate上加滤波电容，
加到几十个pF都没有什么改善，这说明是较低频率处的噪声引起的，不是二次谐波处的噪
声干扰（我的VCO频率为1.5GHz），要是1MHz处的噪声变频到了1501MHz，那该如何降低
其影响？

另外，在用pss和pnoise仿真VCO的相噪时，如何看1MHz处的各个噪声源的相噪贡献，比
如我的VCO振荡频率是1.5GHz，频率是选1MHz还是1501MHz？

bananawolf

选1MHz
有没有再加个电阻试试。
你在学校做研究还是在外面做产品，在学校的话电流源就片外挂个电阻就行了。

ValentiLiu

受教了

cjyy6

是1M
应该加滤波和调节管子工作状态一起上，总要劣化一些的，不行的话适当增加pll环路带宽抑制之。。。

fallangel

建议
1.用最简单的电流偏置，而非从Bandgap来，bandgap来的电流被放大多少多倍，噪声就放大了多少倍，电流源的低频噪声会上变频到1.5GHz附近，同时电流源在1.5G 偶次谐波处的低频噪声会下变频到1.5GHz附近。若用简单的电流偏置，这种噪声折叠会大大降低。用Bandgap电流无非是温补特性和电压特性，在VCO这种大电流工作条件下，温补特性和电压特性不是特别重要。
2.用RC滤波，考虑到低频噪声需要很大时间常数来滤除，可以用MOS管实现一个有源电阻，降低对电容的要求。
3.为尾电流源源极处加LC Filter，使之在2×1.5GHz处形成一个高阻抗，能滤除偶次谐波下变频到VCO频率处的低频噪声；

luckyhunter

谢谢大家的支持和建议，非常受用。串联一个电阻确实滤掉了bandgap的噪声影响。

luckyhunter

增加提问：
设计的VCO是一个接收机系统的一个模块，原先已经有一版0.35CMOS的设计，现要改版用0.13CMOS实现，以减小面积和功耗，基本不改变原来的架构。原来的设计所有其它模块的偏置均由bandgap提供，所以这次应该不会改变，而且在源端增加LC滤波，也会增加一个电感（本次设计面积很敏感）。在原先0.35的设计中，bandgap对VCO的噪声影响几乎可以忽略，而改到0.13后，影响非常大，架构一样，各个管子的偏置状态也一样，也就是说，0.35的设计不需要增加串联电阻，但现在0.13的设计必须加，否则相噪恶化太多，到现在也还没有找到恶化这么多的原因。继续努力中。如有类似经验，不胜感激。

luckyhunter

增加提问：
设计的VCO是一个接收机系统的一个模块，原先已经有一版0.35CMOS的设计，现要改版用0.13CMOS实现，以减小面积和功耗，基本不改变原来的架构。原来的设计所有其它模块的偏置均由bandgap提供，所以这次应该不会改变，而且在源端增加LC滤波，也会增加一个电感（本次设计面积很敏感）。在原先0.35的设计中，bandgap对VCO的噪声影响几乎可以忽略，而改到0.13后，影响非常大，架构一样，各个管子的偏置状态也一样，也就是说，0.35的设计不需要增加串联电阻，但现在0.13的设计必须加，否则相噪恶化太多，到现在也还没有找到恶化这么多的原因。继续努力中。如有类似经验，不胜感激。

criffs

顶一个

3.为尾电流源源极处加LC Filter，使之在2×1.5GHz处形成一个高阻抗，能滤除偶次谐波下变频到VCO频率处的低频噪声；

这种方法确实能减少低频的噪声。但是现在看到的paper基本上没有人用这个LC filter了，因为比较占面积。那大家是用什么方法来实现低噪声的呢？ 从个人的仿真情况来看，加不加这个LC filter的影响很大。

fallangel

LC也不是不可以用，这个L可以用最节省面积的电感来实现即可。65nm用过，效果不错，带内PLL基本可以到-100dBc/Hz以下，2.7GHz频率