ADC的一点测试结果

fuyibin · 发表于 2012-2-18 21:01:17

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 fuyibin 于 2012-2-22 23:20 编辑

10bit ADC的一点测试结果，65nm工艺，1.1V power，30mW，
1.5bit/stage，internal bandgap & reference buffer，无片外电容，
signal generator:agilent E4432B logic analizer: agilent 16800 series
跟设计时理论计算及仿真结果比较一致，layout也是自己做的，比较优化，0.14mm^2
最后图片分别是78M sample rate，40M input signal， ENOB依然有9.3
100M input signal, ENOB 8.8

y3rike · 发表于 2012-2-19 08:09:32

10bit ADC的一点测试结果，65nm工艺，1.1V power，30mW，
1.5bit/stage，internal bandgap & reference buffer
跟设计时理论计算及仿真结果比较一致，layout也是自己做的，比较优化，0.14mm^2
=======================================================
楼主可以下山了，，，‘

1.5bit/stage怎解？
输入是1v额
输出vpp是多少？
你看你测了10m和20m
你的最高输入频率多少啊。。。

pop_mos · 发表于 2012-2-19 15:50:58

理论计算是怎么做的呢？
还有就是如何针对指标要求返回去计算OP的指标呢？
看了好多资料，说法都不一样。
tapeout后的测试结果吗？

pop_mos · 发表于 2012-2-19 15:52:39

理论计算是怎么做的呢？
还有就是如何针对指标要求返回去计算OP的指标呢？
看了好多资料，说法都不一样。
tapeout后的测试结果吗？

fuyibin · 发表于 2012-2-19 21:31:08

10bit ADC的一点测试结果，65nm工艺，1.1V power，30mW，
1.5bit/stage，internal bandgap & reference bu ...
y3rike 发表于 2012-2-19 08:09

登录/注册后可看大图

输入信号differential 1V，由内部的reference决定
比如0.3V~0.8V，内部每一个stage的输入输出都是这样
输入信号更高一点也测过，频率增加，性能逐渐下降

fuyibin · 发表于 2012-2-19 21:45:44

理论计算是怎么做的呢？
还有就是如何针对指标要求返回去计算OP的指标呢？
看了好多资料，说法都不一样。 ...
pop_mos 发表于 2012-2-19 15:50

登录/注册后可看大图

多看看论文，国内论文不要去看了，多看看PR Gary和他学生的文章
自己多琢磨琢磨，要有自己的见解，就好了
以上都是实验室测试结果

lovexxnu · 发表于 2012-2-20 01:52:23

不错不错，是不是功耗大了点

lovexxnu · 发表于 2012-2-20 01:52:42

不错不错，是不是功耗大了点

hezudao · 发表于 2012-2-20 03:44:04

回复 8# lovexxnu

能做出来不错了，1.1v，30mw确实大了点，鼓励发多点信息，让大家多学习学习。

wocaishidac · 发表于 2012-2-20 14:16:41

sampling rate 多少？
reference buffer 用什么样的结构？

[原创] ADC的一点测试结果

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2