马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。
您需要 登录 才可以下载或查看,没有账号?注册
x
本帖最后由 jnxu2007 于 2012-2-16 18:36 编辑
在给rtl级和它综合出来的网表做formality时遇到困难,它不匹配和失败的点太多了,大约有上千个 verify 也有几百个错误 而verify失败的大都是寄存器和存储器的地方
我给存储器设成了黑盒,但是还是不行,我打开图形化界面显示逻辑锥,查看后我发现reference中存储器的所有输入输出信号值全为1,而implementation中的全为0,然后我将它们强制置为相等,但是还是不行,错误更多了。 而寄存器的逻辑锥打开后:也是值不同,但是都是constant 到底是为什么会有上千个地方不行,为什么设为黑盒的地方还会说不行,
还有就是怎么样才能知道有没有插入扫描链呢?到底怎么disabled呢,我查不到哪个信号是scan怎么办呢?
我连综合后的网表有没有插入扫描链都不知道
哪个高手能指点我一下啊,很急的·· |