在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: jnxu2007

[求助] formality 形式验证时遇到的问题 请高手指点

[复制链接]
发表于 2012-3-28 21:49:52 | 显示全部楼层
你综合时候直接做了dft,出来的网表已经是插链的?
如果是这样,那就要设置一些dft的管脚了,另外差没插链,看看网表中寄存器的si端是否连接,有连接就是插链,没插链的连接0
如果你只是综合的网表和rtl比对出现这种情况:
1.综合工具版本和formality版本是否匹配
2,是否读入了svf
3,确认rtl和网表版本是否一致
4,确认你读入了memory的库文件,没有读入仿真文件
5,确认你的memory是否需要设置user_match
因为rtl到综合的网表基本不需要设置什么东东,所以暂时想到这些,楼主自己确认一下吧
发表于 2012-7-6 11:47:53 | 显示全部楼层
不知道楼主的问题解决了没有,如果解决了,能否讲讲插入扫描链后的网表要怎样才能和rtl code做formality?也请各位大侠发表一下各自的作法!谢谢!
发表于 2015-8-4 09:51:41 | 显示全部楼层
谁有相关资料吗?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-9 05:47 , Processed in 0.013736 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表