这样的比较器结构常用吗？

pigintree · 发表于 2012-2-17 14:11:11

本帖最后由 pigintree 于 2012-2-17 14:18 编辑

回复 9# semico_ljj

谢谢！这个比较器准备用在Relax OSC里面的(3M,jitter指标还不知道)，主要是功耗要很低。速度比较慢所以线性度会差一些吧，不知道合不合适？大侠们多多指点

朱鹮2011 · 发表于 2012-2-17 15:07:14

回复 1# pigintree

此种结构还是比较常见的，本人最近在做项目的时候就遇到过这样的模块，师兄说这种结构的比较器结构比较简单，但是性能不会很高，而且功耗也很大，因为第一级输出的电压可能处于中间电位，静态的时候，输出级的反相器会存在静态功耗，所以功耗会比较大……本人也是新手，望各位多多指教……

lovexxnu · 发表于 2012-2-18 07:25:45

回复 8# yatn

这是比较器，不是放大器。。。。

lovexxnu · 发表于 2012-2-18 07:27:08

回复 12# 朱鹮2011

这个要看你的增益和输入信号了，

chaojixin · 发表于 2012-8-3 11:45:56

回复 8# yatn

人家都没有要闭环，关稳定性什么事？

chaojixin · 发表于 2012-8-3 11:47:48

回复 1# pigintree

输入为0时，第一级输出什么？只要有mismatch，输出很可能到vdd/2，你所说的静态功耗不减反增了

账号		自动登录	找回密码
密码			注册

[讨论] 这样的比较器结构常用吗？

浏览过的版块

站长推荐 /1