calibre lvs

lyz543212

模拟设计，画完版图之后，用assura做DRC和LVS都过了，但是用calibre做LVS的时候，出现了问题，报错如下：
Ensure that this CDF has same terminal name as specified in this cell view.
Nets will be printed in default terminal order for this component
"Netlister : cannot find terminal 'VDD!' on instance 'I128' in lib 'tdc' cell 'vernier_delay_line' view 'schematic'
Terminal VDD! appearing in CDF term order for
                        component: vctrl_delay
                        in cellview:symbol
                        of library: tdc
is invalid.

说明：VDD!在symbol中确实不存在，因为他是全局的节点，为什么说找不到VDD!呢？
assura做LVS也没有报错，难道是calibre哪里没有设置对？

motofatfat

可能要宣告成 Global

lyz543212

回复 2# motofatfat


    请问用calibre 做LVS的时候怎么将VDD!宣告成全局的？多谢哦

motofatfat

在netlist 上 加一行
.Global VDD!
或 Global VDD
在 rule file  有一行 LVS POWER NAME
加入　VDD! ex: LVS POWER NAME "VDD!"
或是 LVS POWER NAME "VDD?"
try & error , go go go

lyz543212

回复 4# motofatfat
谢谢  怎么手动从schematci中提取网表？然后再加入.Global VDD!

motofatfat

我也不知 怎么手动从schematci中提取网表？
run lvs 時 gui 介面可以看出 網表在那裡
應該也是從你的軟體轉出 calibre 只是ㄧ個介面
不是真的用 calibre 轉ㄉ

lyz543212

回复 6# motofatfat


    恩 对的 calibre应该调用了其它子程序  望高人解答

610liuying

不熟悉calibre

heavy_ranger

找到calibre导出的网表，修改， output 选项卡中可以看到名称及位置。

再次做LVS前去掉netlist的导出复选框，不然改好的网表会被覆盖掉。

shykongxin

电路中的VDD画成PIN就行了。