在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1706|回复: 3

[求助] 操作求助:Verilog A仿真报错

[复制链接]
发表于 2012-1-5 16:42:53 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
d6ac2bf1.bmp.bmp 小弟初学Verilog A在仿真一个自己搭的symbol时cadence报如上错误,请各位大侠指教
发表于 2012-1-5 20:26:21 | 显示全部楼层
在ADE的environment里面设置switch view,包含你的veriloga view, 但主要是你的viewtype 在创建这个view 的时候需要选对,这影响到对cdba 数据库类型的辨认。
发表于 2012-1-5 21:31:53 | 显示全部楼层
看你“view list”里面已有"veriloga“了 但error信息提示说“没有发现任何已定义的可用view” 你能把你的“cell view”截出来看看不?
发表于 2012-1-5 21:42:24 | 显示全部楼层
这说明view Type不对,需要重新产生一个正确类型的view.
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-18 13:31 , Processed in 0.018330 second(s), 11 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表