在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3469|回复: 4

[讨论] VHDL综合问题

[复制链接]
发表于 2011-11-29 18:24:31 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
想问一下大侠们,在用XST、Synplify、DC对VHDl代码进行综合时,哪些东西可以综合为寄存器?有没有什么详细的说明来着?
 楼主| 发表于 2011-11-29 18:25:27 | 显示全部楼层
不知道有没有什么资料,可以共享一下不?
 楼主| 发表于 2011-11-30 18:28:02 | 显示全部楼层
难道无人知晓么?高手在哪里
发表于 2011-12-4 16:40:49 | 显示全部楼层
Synplify可以吧!
 楼主| 发表于 2011-12-4 19:03:27 | 显示全部楼层
回复 4# shihun009


    不明白你的意思
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-5 13:35 , Processed in 0.021346 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表