|
马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。
您需要 登录 才可以下载或查看,没有账号?注册
x
底层模块是:module sr #(parameter WIDTH = 8, LENGTH = 4)
... input [WIDTH-1:0] sr_in,
其中parameter的值是随便设置的,
上层模块调用为:
sr #(.WIDTH(1), .LENGTH(16)) sr_sel .......
.... .sr_in(1'b1),
但是DC综合会报错:Width mismatch on port 'sr_in' of reference to 'sr'
如果把两个模块的WIDTH都改成1的话就不会出错,这是为啥?
谢谢各位了 |
|