CMOS 带隙基准电压封装后咋会漂啊？

sww008601 · 发表于 2006-11-16 09:14:46

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

日前做了一款电路，内有CMOS 带隙基准，中测修调可以达到2.5V上下偏差不超过7毫伏，但在封装后发现CMOS 带隙基准电压以2.5V为中心上下偏差达到100多毫伏！在把IC开冒后CMOS 带隙基准电压又基本正常了，排除了光及不同塑封料的影响，我的CMOS 带隙基准电压电阻是用井电阻。这是啥原因啊？

yixiubing · 发表于 2006-11-16 13:30:13

外阻分压，以及失调！

xmysz · 发表于 2006-11-16 20:57:57

你在哪家生产线做的？

fuyibin · 发表于 2006-11-16 22:25:11

会不会是封装的WIREBONG引入的寄生电感引起的振荡，或者是地跳？

ghost_ic · 发表于 2006-11-17 13:21:45

是啊
顶楼上的

sww008601 · 发表于 2006-11-20 14:16:15

封装后基准就不会振荡而且比较稳定，运放仿真的增益典型为70DB失调小于500微伏，揩盖后就基本恢复正常了，我怀疑是两个原因：一是井电阻受封装应力影响较大，二是运放失调受封装应力影响较大，所以开盖后应力释放掉就会恢复正常。是CSMC工艺，请各位高手帮我分析一下，不胜感谢！

xmysz · 发表于 2006-11-20 16:04:54

第二个原因基本可以排除，第一个原因的可能性也比较小，加我QQ详谈：4916522

sony6499 · 发表于 2008-5-5 09:57:10

顶
同问

guonanxiang · 发表于 2008-5-5 10:25:43

盼望lz解决了过来分享经验!

tonyshen1980 · 发表于 2008-5-5 11:05:57

原来封装也会给bandgap带来问题。
希望有经验的工程师分享答案。

[ 本帖最后由 tonyshen1980 于 2008-5-5 12:43 编辑 ]

CMOS 带隙基准电压封装后咋会漂啊？

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

回复 #1 sww008601 的帖子

站长推荐 /2