CMOS 带隙基准电压封装后咋会漂啊？

kevinlin · 发表于 2008-5-5 15:18:06

-----------------

suplioooo · 发表于 2008-5-5 21:59:31

电阻嫌疑大。。

iboywade · 发表于 2013-1-15 10:01:24

电源噪声引起的，电源抑制比不高，其他高频模块的电源通过封装电感耦合到带隙，导致运放震荡、。。。

lucia_wan · 发表于 2013-1-15 10:41:15

等结果。

liuxufeishuang · 发表于 2013-1-17 11:56:49

其实这种原因主要跟你的布局有关!曾经有一款LDO,CP的yield 90%以上，而FT的yield 70%不到，本来以为基准的环路增益不过够，改了5张MASK，但效果不大。最后重新布局解决了这个问题！

widlarfan · 发表于 2013-2-14 02:27:52

It's normal. Trim it.

confiope · 发表于 2013-2-16 16:29:47

基准模块不要放在焊盘旁边!
否则封装影响较大

widlarfan · 发表于 2013-2-19 02:15:27

Very normal situation!

纯白雾隐 · 发表于 2013-4-3 17:34:51

单独的带隙电路吗？如果不是的话，估计是其他模块的噪声通过电感耦合到带隙。一般带隙也就能抑制几百k频率的噪声

jluhzw · 发表于 2013-4-3 17:42:38

package的影响对基准再正常不过了

你这个好像前后差有点大了。

站长推荐 /2