|
马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。
您需要 登录 才可以下载或查看,没有账号?注册
x
在模块的OUTPUT 口用了这条命令: set_output_delay $CONS(CLK_250M_OUTPUT_DLY) -clock VIR_CLK_250M [get_ports sk_dma*], 从LOG上看这条命令的返回值是1, 认为output delay设置成功了,但check_timing 报出来:Warning: The following end-points are not constrained for maximum delay.
End point
---------------
sk_dma_data[0]
sk_dma_data[1]
sk_dma_data[2]
sk_dma_data[3]
sk_dma_data[4]
sk_dma_data[5]
sk_dma_data[6]
sk_dma_data[7]
sk_dma_data[8]
sk_dma_data[9]
sk_dma_data[10]
找了其中一个output port report timing, 报告的结果也是end 点没有时序约束。又试了 set_output_delay 1 -clock VIR_CLK_250M [get_ports sk_dma_data[0]], 然后再report_timing,结果还是END点没有设上output delay. 有哪位知道这个可能是什么问题,应该怎么做吗?谢谢! |
|