在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3010|回复: 2

[求助] 问个面试题:max and min clock frequency in a two stage data path?

[复制链接]
发表于 2011-10-8 17:47:53 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
How to decide the max and min clock frequency in a two stage data path?

RT,最大频率好说,请问最小频率和什么有关,怎么算出来?
发表于 2011-10-8 23:25:53 | 显示全部楼层
我觉得最小频率是否可以这么理解:取决于设计需要达到的最大performance。
比如,要求100M的吞吐量,单bit 单pipe stage的设计,频率最小为100MHz。
 楼主| 发表于 2011-10-9 21:40:44 | 显示全部楼层
回复 2# acgoal

可能是这样,周期也不能无限大啊
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 09:02 , Processed in 0.016965 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表