请高手指教占空比对clock tree 有什么影响啊？

zgqgfkkkd · 发表于 2011-9-30 12:29:31

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

我们现在做cts的时候用的是ckbuffer，这种buffer的占空比比较好。
是专门对clock tree定制的，那么占空比好对clock tree有什么好处呢？
请高手指教！！！

陈涛 · 发表于 2011-9-30 13:39:23

如果设计中既有上升沿FF还有下降沿FF的话，占空比的偏差有可能使时序变差

icfbicfb · 发表于 2011-9-30 15:41:34

是啊，造成时钟波形不好吧啊，容易产生 glitch， min_period， timing问题的

lz1920 · 发表于 2011-10-1 10:39:37

在有正反沿check timing的地方，如果duty cycle 不好，就比较容易出问题，不过做clock tree的时候，是不是可以适当的用一下clock inverter呢？因为即使是clock buffer，它的上升沿和下降沿都还不是最balance的，用clock inverter来减小这个 rise和fall之间的skew可能会好些。

icfbicfb · 发表于 2011-10-1 16:57:13

正解， ck inverter对占空比的恢复很有作用
而且inverter面积小，速度快，没什么理由不用的，

我挺喜欢ck inverter的

sages · 发表于 2011-10-1 19:53:03

哟西，原来还有这个原因，每天来后端论坛逛逛，学到不少东西啊

sages · 发表于 2011-10-1 19:57:19

回复 3# icfbicfb

但是为什么占空比会造成glitch、timing的问题呢？glitch不就是由于net delay造成的么？是不是因为D触发器是由两个锁存器造成的，所以占空比会影响timing呢？

icfbicfb · 发表于 2011-10-1 20:42:45

占空比到了极限就是有效电平太短啊，相当于min period都没了啊，

时序电路没法工作了啊， glitch当然容易有了，

zgqgfkkkd · 发表于 2011-10-2 21:44:43

多谢版主和各位朋友的帮忙！
原来如此啊，受益匪浅

zgqgfkkkd · 发表于 2011-10-19 16:39:07

回复 2# 陈涛

请问版主，CKbuffer如何设计能使占空比好，比如P/N管的宽度如何设置？
原理是什么呢？

[求助] 请高手指教占空比对clock tree 有什么影响啊？

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2