关于运放相位裕度问题

ecc008lty · 发表于 2011-9-30 11:28:44

回复 20# michaelhust

就是你仿真的电路图，看看opamp外面怎么接的.比如vout的静态电压是怎么固定的

michaelhust · 发表于 2011-9-30 14:31:10

回复 21# ecc008lty

我用hspice仿的，下面分别外加的闭环反馈环路和共模负反馈电路

闭环回路

共模负反馈回路

michaelhust · 发表于 2011-9-30 17:35:33

下午研究了一下fully output op-amp的test bench，看来我想的的太简单了，按照single output的来仿了
我重新仿一遍，然后把结果发上来

michaelhust · 发表于 2011-9-30 17:36:08

下午研究了一下fully output op-amp的test bench，看来我想的的太简单了，按照single output的来仿了
我重新仿一遍，然后把结果发上来

michaelhust · 发表于 2011-10-1 10:30:46

放假回来再弄了

zhys · 发表于 2011-10-7 11:06:16

看不懂！这个是什么仿出来的？

michaelhust · 发表于 2011-10-9 16:56:28

很怪异，用了两种testbench，仿真的结果和我最开始加的简单激励完全一致
下面贴出在hspice中的
第一种：
x1 vincm vindm vi+ vi- balun
vincm vincm GND! 1.17
vinac vindm GND! 0 ac 1

第二种：
e1 vi+ cm sig 0 0.5
e2 vi- cm sig 0 -0.5
vincm cm 0 1.17
vs sig 0 ac 1
请问有没有高手帮我解决一下这个问题

michaelhust · 发表于 2011-10-9 16:57:21

或者是我的testbench依然加错了，谢谢

michaelhust · 发表于 2011-10-10 09:30:45

回复 26# zhys
hspice仿的

王尧888 · 发表于 2015-10-8 14:47:30

这么多。。。怎么下啊

[求助] 关于运放相位裕度问题

浏览过的版块

站长推荐 /1