在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 4999|回复: 3

[求助] ISE中XST综合工具优化了我的reg信息,怎么防止优化

[复制链接]
发表于 2011-9-26 16:52:05 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
注意我问的是在XST中不是在Qii或者synplify中,在后两者当中可以通过reg a /*synthesis noprune*/;
wire a /*synthesis keep*/; 此为Verilog语法的综合约束。但是ISE的综合防优化约束我不知道,哪位大虾给
帮帮忙啊!谢谢了!
发表于 2011-9-26 17:15:18 | 显示全部楼层
可以试下(* KEEP="TRUE" *)
回复 支持 反对

使用道具 举报

发表于 2013-2-1 09:15:07 | 显示全部楼层
/* synthesis syn_keep=1 */
回复 支持 反对

使用道具 举报

发表于 2013-3-9 11:35:38 | 显示全部楼层
用Xilinx原语
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-11 04:28 , Processed in 0.015398 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表