BGR带隙电路中遇到的问题

tideblue · 发表于 2012-10-30 19:14:22

100%接反了

mengrongzhou · 发表于 2015-9-29 11:07:17

回复 12# semico_ljj

他做的是低压结构看cascode能不能用

cdbzg · 发表于 2017-9-18 17:09:20

1024.。。。。。。。。。。

nwpu_boy · 发表于 2017-9-21 20:54:08

回复 18# twci

厉害了我的哥

bgd_wang · 发表于 2018-4-2 10:38:29

极性接反了，右边环路成了正反馈，同时又是高阻（R+1/Gm），会有稳定性问题

122013137 · 发表于 2018-4-2 12:08:43

在ss和ff模式下ppm的值就达到了20多

Jason_ke · 发表于 2018-4-2 13:54:05

輸入OP接反了..負廻授用AC枋一下.就會在答案了.

彭盛輝 · 发表于 2018-4-3 09:47:06

运放输入端极性接反了~~~加油!!!

122013137 · 发表于 2018-4-3 10:03:50

运放用简单的二级运放

kurashi · 发表于 2018-4-3 13:18:57

理想情况，当OP的PSR=1时，输出的PSR最好。
所以，OP的PSR越差越好。
你可以从PMOS管（VM11，VM12，VM13）的VGS来考虑。

[讨论] BGR带隙电路中遇到的问题