BGR带隙电路中遇到的问题

iboywade · 发表于 2011-8-3 19:49:47

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 iboywade 于 2011-8-3 19:54 编辑

最近我在做一个低压带隙电路，使用的带隙.jpg

这种结构，在tt模式下，ppm的值可以到3左右，但是在ss和ff模式下ppm的值就达到了20多，tt的波形的形状是凹的，想问下是不是因为运放的原因导致不同corner下差距那么大，另外这种电路要怎么提高PSRR的值，用的工艺库是0.13um的....补充下运放用简单的二级运放，增益75db,低频电源抑制比有95db

semico_ljj · 发表于 2011-8-3 20:03:06

没有曲率调整可以达到3ppm？？？
有点不可思议

icdreamer · 发表于 2011-8-3 20:15:31

这个运放的输入端是不是接反了？

iboywade · 发表于 2011-8-3 20:28:04

回复 3# icdreamer

输入端没有接反，我问了老工程师，他说让我把运放改成一级的运放，但是我不懂的为什么要这样改

fuyibin · 发表于 2011-8-3 23:26:12

回复 icdreamer

输入端没有接反，我问了老工程师，他说让我把运放改成一级的运放，但是我不懂的 ...
iboywade 发表于 2011-8-3 20:28

登录/注册后可看大图

自己想想咯, bandgap的电流镜带下面的bjt+res也是一级放大器，再加上你的2级opamp
你又不考虑3级放大器的补偿，有可能不稳定

Xiao_Fex · 发表于 2011-8-4 08:14:48

运放输入端极性接反了,自己判断一下,不能老是相信工程师的,PTAT自偏置结构一路为低阻,一路为高阻,运放+端为负反馈,当然要接高阻端了,否则环路不稳定,不信你自己仿一下.提高PSRR可以在IEEE上搜一下相关文章,可以在运放输出端对Vdd接一小电容或增加一路PSSR提高结构(就是运放输出端接一diode),低频PSRR再高也没多大意义,最好10KHz能达到70dB吧,才能应用到LDO或DCDC里

qerqing · 发表于 2011-8-4 09:32:02

加preregulator

woodkey · 发表于 2011-8-4 12:11:33

是前仿吧？

alfredchn · 发表于 2011-8-4 16:11:47

呵呵运放应该是接反了

alfredchn · 发表于 2011-8-4 16:13:09

呵呵 Corner的差距包括BJT的corner了吗？

[讨论] BGR带隙电路中遇到的问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2