给FPGA的某个io输入高阻态，FPGA检测到的是什么？

psd0208 · 发表于 2011-7-20 09:38:53

您需要登录才可以下载或查看，没有账号？注册

×

如题：FPGA检测到的是高电平还是低电平？

pptwo · 发表于 2011-7-20 09:56:08

高阻这个概念一般用于输出，输入一般讲悬空，根据你所选的芯片不同，电平标准是不一样的，不过一般在CMOS和TTL被认为高电平。

psd0208 · 发表于 2011-7-20 10:26:13

是这样的 lvds串转并芯片的输出接到FPGA的输入芯片资料里说如果lvds串转并芯片的pll没锁住，将解不出数据，数据和时钟的输出都会是高阻态。。。我想我需要做个实验看看这个时候FPGA检测到的是高电平还是低电平。。。

psd0208 · 发表于 2011-7-20 10:29:36

另外芯片的I/O电平标准是LVCMOS。

newliujian · 发表于 2011-7-20 11:15:29

要看你FPGA IO默认是上拉还是下拉了

psd0208 · 发表于 2011-7-21 09:03:13

我抓信号看了确实是高电平

pptwo · 发表于 2011-7-21 12:32:57

你用的是什么FPGA芯片，端口配置成什么电平标准的呢？

psd0208 · 发表于 2011-7-21 12:41:12

CycloneIII 端口是默认的LVTTL

anonymous_es · 发表于 2011-8-2 00:02:16

应该是取决于外围的驱动，
添加的上拉或者下拉电阻，
在I2C这样的双向口中，一般添加上拉电阻，
检测到的就是高电平，
常规直接测端口，正常情况会测到比高电平略低得高电位吧

gangersun · 发表于 2011-8-16 08:15:47

应该是高电平才对，因为一般的fpga默认都是上拉电阻。

账号		自动登录	找回密码
密码			注册

[求助] 给FPGA的某个io输入高阻态，FPGA检测到的是什么？