设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › FPGA 加 DCM时钟
返回列表 发新帖
查看: 3002|回复: 5

[求助] FPGA 加 DCM时钟

[复制链接]
wumingxuer
发表于 2011-7-12 16:46:56 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
我的代码中加入 IP生成的DCM时钟 ，综合时不报错，但用chipscope是 会报错

     ERROR:NgdBuild:924 - input pad net 'clk_100' is driving non-buffer primitives:

clk_100 是系统分频前的时钟，这个问题困扰好久了，那位好信任帮帮。

另外 BUFFER_TYPE  怎么用，如何手动插入 buffer
BUFFER, core, DCM, fpga

相关帖子
回复

举报

lxza521
发表于 2011-7-16 12:28:07 | 显示全部楼层
看ISE的帮助文档，里面都有说明。
大概记得是在需要加buffer的信号前（*buffer理性*），楼主自己找一下。
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

lxza521
发表于 2011-7-17 02:50:15 | 显示全部楼层
应该是DCM生成时的选项选择有问题，就在生成DCM的第一个页面，需要选择DCM的输入时钟CLKIN Source是外部或内部，Feedback Source是外部，内部或者无。楼主在好好核对一下试试。
回复 支持 反对

举报

kisshx
发表于 2011-7-17 09:58:19 | 显示全部楼层
手动的话，直接例化原语就行。其实不推荐。还是使用像ls说的，检查下ip设置比较好。
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

xinchen.tang
发表于 2011-7-18 10:30:25 | 显示全部楼层
你可以试着在clk_100与DCM之间添加一个IBUFG，然后将chipscope的测量时钟加在IBUFG之后。
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

kwg-2005
发表于 2011-7-18 16:40:09 | 显示全部楼层
因为你在chipscope中的CDC文件中加入的触发时钟是DCM之前的时钟引起的
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 09:08 , Processed in 0.022001 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表