在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 9752|回复: 6

[原创] Altpll仿真

[复制链接]
发表于 2011-6-24 19:58:12 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
又碰到个问题,在使用modelsim SE 6.6 仿真 altera PLL时,PLL始终无输出,locked脚一直输出低。为了搞清这个问题,我把所有的其他的功能模块都删除了,只有pll一个模块,但是依然没输出。testbench里生成的PLL输入始终正常,就是确定有时钟进入 PLL了

那位能给指点下?
发表于 2011-6-25 08:38:03 | 显示全部楼层
可能有这样几个原因:
1、PLL是需要复位的,对复位有要求,看一下手册,是否满足;
2、lock是需要一段时间的,而且比较长(实际上这样,但是仿真是模拟出来的),所以仿真可能要达到ms级别。
3、PLL很多属性参数,核对手册是否设置正确。
发表于 2011-6-25 13:22:41 | 显示全部楼层
在仿真的时候 你加了哪些文件?是否加错了库文件,如果加错了库文件会导致你所说的结果
 楼主| 发表于 2011-6-29 21:46:29 | 显示全部楼层
回复 2# timyang8292


仿真时间还真没到ms级,大概有几个微妙,没有加复位,我一会按照你的建议再试一下。
PLL里的设置应该没问题,我在其它项目上用过,下载到硬件都运行无误,但是当时没仿真。
 楼主| 发表于 2011-6-29 21:49:15 | 显示全部楼层
回复 3# hellocai


    altpll需要用到altera_mf,我已经添加,如果库不正常会有错误提示的。除了库,仿真时添加了testbench.vhd和altpll0.vhd.
 楼主| 发表于 2011-7-19 16:26:14 | 显示全部楼层
都试过了,还是不行,怎么办?
发表于 2011-7-19 18:42:13 | 显示全部楼层
逐个核对
0)信号连接是否正确
1)altera_mf.v是否正确
2)复位 是否解除,(可以把 0,1都试一下)
3)PLL输入是否正确
4)仿真精度和仿真时间
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 08:49 , Processed in 0.020732 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表