求助，dc没有output delay 设置窗口（dv）

micosin

环境：在虚拟下安装了dc200809。
问题：在图形化界面进行设置输出延迟约束时，选中输出端口，点击attributes-〉Operating Environment-〉Output Delay进行设置输出延迟约束，没有出现Output Delay设置的窗口，其他都正常。
小弟刚接触dc，请高手指教，谢谢了

附：verilog简单代码
module add(clk,a,b,out);
input clk;
input [15:0]a,b;
output [15:0]out;
reg [15:0]out;
always@(posedge clk)begin
out<=a+b;
end
endmodule

gbsid

你确定你选中的是输出端口而不是输出线？要点击选中端口

strivenbu

试着尝试直接用命令吧

micosin

回复 2# gbsid


    确定是输出端口

apacheda

用命令吧，省事。
set_output_delay $value -clock $clk [all_outputs]

lizhaohong520@

output delay 需要先设置clk！

ihep2008

楼主解决了吗?我也碰到了同样的问题。

ihep2008

请问六楼，output delay如何设置clock

liuufo85

每次设置都特闷的报错，关闭窗口了