太BUG了，前端设计者，带队搞后端布局，时序收敛得超快~~

paulszicc · 发表于 2011-3-30 06:32:55

本帖最后由 paulszicc 于 2011-3-30 06:36 编辑

那我告诉你，当一个net p&R切入的时候，你说的那些早已定下来了，什么算法结构，这时的net离golden net不远了，即使有30%的差别，也都是功能上的差别，伦理规模基本上可以看做不变了。百分之2,3的变化是无所谓的，哥哥.
如果前段的看到取得数不满意，说我改一下算法，提高一下取得数，这也太搞了吧，我吐。

paulszicc · 发表于 2011-3-30 06:50:18

不要以为流程万能的，人控制流程，不是流程控制人。fp是人做的，不是机器做的，机器做的还能用吗？
一个产品首先制定式样，然后算法结构设计，然后综合，验证，当大体差不多了pr进入协同设计，这个时候你的芯片size完全掌握在后端手里。如果你设计是交给外包公司做后端，那么你的net可以修改的次数非常有限，这时还提算法结构，你要把老板的钱都浪费光了啊，后端外包可是巨贵的。我不认为前段有多吊，大家只是分工不同，各有优势，

edacw · 发表于 2011-3-30 09:36:51

我的意思是对面积影响从整个设计来说，后端的作用是最小的，如果只靠后端能从2000提到2500，我只能说那个2000的就是一坨屎，还好意思叫后端？如果是全定制的，那就是另外一回事了，人再怎么控制，std cell的那点功夫也没法和full cust的比。

paulszicc · 发表于 2011-3-30 10:04:25

前端再牛逼，没有后端连屎都成不了，对否。如果前端改了一下net，从2000到了2500，那么前端之前的东西就是一堆屎。std cell差别大了。

edacw · 发表于 2011-3-30 10:59:33

如果前端只是改net的话，那也就是屎了

paulszicc · 发表于 2011-3-30 11:33:36

小公司怎么玩的我不知道，大公司一般产品仕样结构都比较成熟，一个系列的产品延续性也很好，基本上net定下来，chip size就大体确定了，做pr之前frontend会根据gate account ,io ip等信息读入对应的lef信息加上一个10%~20%的up，预估一下他期望的size后端，后端可以根据前端的要求确定szie，大家都ok，但是很多时候后端可以去调整size，后的后端会retry size ，几十um的缩小都是很可观的。
设计本身是一个折衷问题，最好的设计永远得不到，要看很多因

duchao881001 · 发表于 2011-3-30 19:05:03

回复 18# chris_li

seliner · 发表于 2011-3-30 23:11:43

做后端的表示压力很大啊

rvisk · 发表于 2011-4-4 20:58:39

各自站自己角度看问题

老板们希望前端最优，后端最优

完毕，这话题没啥好讨论的

rencj1979 · 发表于 2011-4-15 16:50:29

有意思！

[原创] 太BUG了，前端设计者，带队搞后端布局，时序收敛得超快~~

站长推荐 /2