请教带绝对值的乘法

sdustyj · 发表于 2011-3-22 09:44:14

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 sdustyj 于 2011-3-22 09:46 编辑

有个公式
|Y| = （|X| * mf + bias）>> abits；
sign（Y）= sign（X）；
其中，mf和abits是常数，bias是防止右移操作导致数据误差而加上的一个偏差。

请问这个式子用verilog怎么来实现呀？对有符号数的运算一直拿不准。
请高手不吝赐教，O(∩_∩)O谢谢！

linuxluo · 发表于 2011-3-22 11:31:54

乘法在通常情况下是符号位与数据位分离的

sdwsh · 发表于 2011-3-22 12:46:57

二进制补码

sdustyj · 发表于 2011-3-22 15:37:44

谢谢ls两位的解答，可是用verilog实现的时候，符号位怎么办呢？怎么实现sign（Y）= sign（X）呀。可能是很简单的问题，但是我真的不会，还请指教，O(∩_∩)O谢谢！

acgoal · 发表于 2011-3-24 11:33:21

ASIC处理有符号数的几种方法：反吗，补码。
假如你输入的X是补码形式的话，去绝对值就是看符号位
Y=abs(X)，用verilog写来就是（假设X为10bit，最高位为符号位）：
assign Y[8:0] = X[9] ? X[8:0] + 9'd1 : X[8:0];
如果X是反码的形式，verilog则是
assign Y[8:0] = X[9] ? X[8:0] : X[8:0];