有关输出电压摆幅的问题

白小飞 · 发表于 2015-11-20 21:08:18

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

图中式子不太清楚我再写一下输出摆幅为2{VDD-（Vod1+Vod3+Vod5+Vod7)}其中Vod1是管M1的过驱动电压其它类似式子中Vod5和Vod7是带绝对值的由于符号问题打不出来。问题是我不懂这个输出摆幅是怎么求来的? 还有我对输出摆幅和电压余度的理解不是很透彻，望能用图中的例子帮我解释一下，还有就是为什么线性阻抗为什么不消耗电压余度，电路中有电流，电阻两端就有电压啊，为什么说不消耗电压余度呢。求高手帮我前面几个问题一一解答一下，非常感谢啊。。。

lovekeduo · 发表于 2015-11-20 22:46:28

本帖最后由 lovekeduo 于 2015-11-20 22:49 编辑

首先说摆幅，说白了，就是相对比较线性的输出范围。在mos电路里面，如果各个管子都在饱和区，增益相对变化不太大，可以认为这这个输出区间是线性的。如果管子进入线性去，增益剧烈变化，就不再在是线性的。根据这个定义，那么最大输出电压（输出上限），也就是VDD减去负载管的饱和电压，最小输出电压（输出下限）就是下面三个管子的过驱动电压之和。

所谓电压余度，这个概念在拉扎维书上多次出现，不同的地方意思还不太一样，我认为可能是翻译的问题。不过大部分地方的，电压余度的意思是一样，指某个器件正常工作需要消耗的最小电压。就mos来说就是Vdsat。所以一般都说某个器件消耗多少电压余度，就是这个意思。可以简单这样认为，vdd减去各个器件消耗的电压余度就是输出摆幅。
电阻一般是不消耗电压余度，因为线性电阻在任何电压下都能正常工作，对mos电阻这样理解问题不大，因为mos电阻上的压降最多不超过vdsat，一般不会影响摆幅。但是对于输入级和输出级在同一级的放大器，更大的电阻会造成摆幅减小。这是因为电阻压降越大，输出共模电压就减小，这样输出电压下限会受输入共模电压限制。